| | ホーム | 8080A CPU コンピュータシステム | 私の電子工作作品集 |
| [ 初公開日：2016年5月19日 ] |
 |
前ページの "07,08: Data / Address Bus Buffer 基板" と同様に、本基板ではコントロールバスの信号を強化しています。 |
 |
|
（補足） /DSEP-x は各メモリ基板で作成された信号で、これらをワイヤードＯＲで /DSEP-T 信号に集約後、前ページ "07,08: Data / Address Bus Buffer 基板" の
O-DATA-x をコントロールしています。 （ 2016/07/31 追加 ） メモリ基板 "20: 8 Kbyte Ram (2) ( 8000 〜 9FFF ) 基板" 、" 21: 8 Kbyte Ram (3) ( A000 〜 BFFF ) 基板" を新規に追加をしたため、 TTL(7407) 2B を実装して /DSEP-6 〜 /DSEP-9 の追加を可能にしました。 ただし、/DSEP-8 〜 /DSEP-9 については メモリ基板が未だ未搭載のため、抵抗 10KΩでプルアップをしてあります。 |
| 回路図 (CS09_ContBusBuffer.CE3) | ページトップ |
|
 |
 |
 |
| プリント基板パターン図 (部品面) (CS09_ContBusBufferPC.CE3) | ページトップ | （ 参考： TTL(7407) 2B を実装前の写真 ）
 |
 |
| プリント基板パターン図 (ハンダ面) (CS09_ContBusBufferPC1.CE3) | ページトップ | （ 参考： TTL(7407) 2B を実装前の写真 ）
| 部品表
| Excel ファイル (8080A部品表.xls) |
| ページトップ | 8080A CPU Computer System | ホーム |
