| ホーム | 8080A CPU コンピュータシステム |　　　　　私の電子工作作品集

07,08: Data / Address Bus Buffer 基板

本システムに大容量のメモリを搭載できるようにと、また多くの Ｉ／Ｏが接続できるようにと、先の "01:　CPU (8080A) 基板" のままでは少々ひ弱な、 データ／アドレスバスの信号を強化するとともに、複数あるメモリや Ｉ／Ｏの中から１群を選択するための、アドレスのデコード信号も作り出しています。 回路図 プリント基板の外観 プリント基板パターン図 (部品面) プリント基板パターン図 (ハンダ面) 使用部品表

■ 回路図 ■

| 回路図 (CS07_DatAdrBusBuffer.CE3) | ページトップ |

■ プリント基板の外観 ■

　本基板では、扱う信号数が多いために 44 ピンのコネクタではピン数が足りず、写真のようにコネクタ部分を２段重ねの 44 x 2 ピンにして使用をしました。

■ プリント基板パターン図 (部品面) ■

| プリント基板パターン図 (部品面) (CS07_DatAdrBusBufferPC.CE3) | ページトップ |

■ プリント基板パターン図 (ハンダ面) ■

| プリント基板パターン図 (ハンダ面) (CS07_DatAdrBusBufferPC1.CE3) | ページトップ |

■ 使用部品表 ■

| 部品表 | Excel ファイル (8080A部品表.xls) |

| ページトップ | 8080A CPU コンピュータシステム | ホーム |