| ホーム | 私の電子工作作品集 |
![](/cgi/npc/npc.cgi?L=J-FET_Checker.html&W=6&C=ffffff,ffffff) |
106. FET & CRD選別冶具
サイト "情熱の真空管" で紹介されていた、"FET & CRD選別冶具「やぐ」" を製作してみました。
DC調整回路なしでJ-FET差動回路を組むために使用する、高精度の2SK30Aペアおよび2SK170ペアを選別するための簡単な測定器具です。
|
|
![](../J-FET_Checker/img/J-FET_Checker_01.jpg) |
|
この作品については、2007年9月頃に製作を計画していたのですが、実際にはなかなか手をつけることができず、完成までに約2年ほど掛かってしまいました。
|
■ 回路図 ■
| 回路図 (J-FET_Checker.CE3) | ページトップ |
■ 使用法 ■
- 2つのトグルスイッチ SW1、SW2 を組み合わせることで、被測定FETのIdss、定電流特性(可変)、その時のバイアス(ゲート〜ソース間電圧)の3つが測定できる。
- 現在、手持ちのデジタル・テスター(MASTECH M-830B)を、DC 2000mV レンジに合わせておき、本機の DC V 端子の+−間に接続をする。
- 測定方法は、まず、下表 (1) のスイッチの組み合わせで、デジタル・テスターの測定電圧(mV) / 100 によって、被測定FETの Idss(mA) が測定できる。
- 次に、下表 (2) のスイッチの組み合わせのときボリュームの調整により、被測定FETに流すドレイン電流 ( Id(mA) = 測定電圧(mV) / 100 ) *1 値を決めておく。
- 続いて、下表 (3) のスイッチを組み合わせることで、その時の測定電圧(mV)が バイアス Vgs(mV) となる。
- 連続して複数のFETの選別を行う時は、定電流特性を固定したまま、あとはひたすら被測定FETを取り替えつつバイアス値を読み取る。
| SW1 | テスター位置 | SW2 | 測定モード | | 測定項目 |
(1) | 上 | 100Ω両端電圧 | 上 | Idss(定電流回路OFF) |
| 被測定FETの Idss(mA) = 測定電圧(mV) / 100 |
(2) | 上 | 100Ω両端電圧 | 下 | バイアス(定電流回路ON) |
| ドレイン電流 Id(mA) = 測定電圧(mV) / 100 *1 |
(3) | 下 | バイアス(ゲート〜ソース間電圧) | 下 | バイアス(定電流回路ON) |
| バイアス Vgs(mV) = 測定電圧(mV) |
*1 ドレイン電流 Id(mA) を、 2SK30A = 0.75mA, 2SK170 = 2mA になるように、ボリュームを調整する。
|
| ページトップ |
■ ケース内部の様子 ■
|
|
![](../J-FET_Checker/img/J-FET_Checker_02.jpg) |
|
当初、パネル面を写真右側の裏蓋側にしようと思っていた*2 のですが、見てのとおり突起物がたくさんあって邪魔になり、
面の周囲部分がパネルとして使用できないため、パネル面には不向きとしてあきらめました。
しかし、結果として写真左側の箱部分をパネル面としたことは、DCジャック等を含めて片側にすべての部品を
集中することができて、正解のようです。
*2 ケース箱側面が多少のテーパー状になっていて、写真右側の蓋パネル面の方が、写真左側の箱パネル面よりも
少しばかり大きい(面積が広い)ため。
|
|
|
|
裏蓋を外して真上方向から見たところ |
|
|
![](../J-FET_Checker/img/J-FET_Checker_03.jpg) |
![](../J-FET_Checker/img/J-FET_Checker_04.jpg) |
左手前上方向から見たところ |
右手前上方向から見たところ |
![](../J-FET_Checker/img/J-FET_Checker_05.jpg) |
![](../J-FET_Checker/img/J-FET_Checker_06.jpg) |
![](../J-FET_Checker/img/J-FET_Checker_07.jpg) |
手前上方向から見たところ |
真上方向から見たところ |
逆手前上方向から見たところ |
|
| ページトップ |
■ プリント基板(1)パターン図 (部品面) ■
| プリント基板(1)パターン図 (部品面) (J-FET_Checker1PC.CE3)
| ページトップ |
■ プリント基板(1)パターン図 (ハンダ面) ■
被測定FETの取り付け用ソケットには、ラッピング用のSIP丸ピンICソケットを 3P に加工したものを、耐久性を考慮して2組用意しました。
| プリント基板(1)パターン図 (ハンダ面) (J-FET_Checker1PC1.CE3)
| ページトップ |
■ プリント基板(2)パターン図 (部品面) ■
| プリント基板(2)パターン図 (部品面) (J-FET_Checker2PC.CE3)
| ページトップ |
■ プリント基板(2)パターン図 (ハンダ面) ■
| プリント基板(2)パターン図 (ハンダ面) (J-FET_Checker2PC1.CE3)
| ページトップ |
■ パネルレイアウト ■ |
|
■ パネル (印刷用) ■ |
パネル面は、Excel で作図、印刷したフィルムを貼り付け、その上を2mm厚の透明アクリル板で保護をしています。 |
| パネルレイアウト Excelファイル (J-FET_Checker.xls)
| ページトップ |
■ ケース加工図 ■
使用したケースは、"テイシン" の "TB-59" モールドケースです。
| ケース加工図 (J-FET_CheckerCS.CE3) |
|
![](../J-FET_Checker/img/J-FET_Checker_15.jpg) |
![](../J-FET_Checker/img/J-FET_Checker_16.jpg) |
![](../J-FET_Checker/img/J-FET_Checker_17.jpg) |
パネル面(ケース上蓋)の穴加工 |
斜め上から見たところ |
中板の穴加工 |
![](../J-FET_Checker/img/J-FET_Checker_18.jpg) |
![](../J-FET_Checker/img/J-FET_Checker_19.jpg) |
![](../J-FET_Checker/img/J-FET_Checker_20.jpg) |
|
アルミ中板の穴加工のボリューム穴については、当初、写真右上のように単純に開けていたのですが、実際にすべての部品を取り付けて
組み立ててみると、ボリュームの取り付けのねじ部分が短くなって(アルミ中板 1.2mm + ケースパネル面 2.5mm + 透明アクリル板 2.0mm)、
ナットを締め付けることができない状態でした。
そこで、ボリュームとそのナットを締め付ける間の厚さを薄くするために、アルミ中板を抜いて ケースパネル面 + 透明アクリル板 だけにすることにしました。
そのために写真右下のような大きな穴をアルミ中板に開け、ナットの締め付けにアルミ中板が邪魔しないように変更しました。
|
| ページトップ |
■ 使用部品表 ■
(主要部品: IC, トランジスタ等) |
|
(データシート) |
|
トランジスタ |
.................... |
2SC945 |
|
ツェナダイオード |
.................... |
RD6.2EB |
|
ダイオード |
.................... |
1S1588 |
| 部品表
| Excel ファイル (J-FET_Checker_parts.xls)
| ページトップ |
■ 参考サイト ■
| ページトップ | ホーム |
Copyright (C) 2007-2023 やまもとみのる
初版:2007年9月24日、初公開:2015年5月31日、最終更新:2023年10月31日