;***** LogicIC_TableII.inc ************************************************
;
;	簡易ロジックＩＣチェッカ II (Logic IC Checker II)
;     * デバイスチェックデータテーブル部（Ｕ２）*
;
;	Copyright (C) 2006-2018   by M.Yamamoto. All rights reserved.
;
;     ( coding:  Ver. 0.00   2006/04/21  by M.Yamamoto )
;	coding:  Ver. 1.00   2006/06/28  初期バージョン 打ち切り
;	update:  Ver. 2.00   2006/07/03  PIC18F452 に変更
;	update:  Ver. 2.10   2010/11/09  テーブルの全面見直し
;	update:  Ver. 3.00   2018/04/24  LCD表示変更に伴う変更
;	bugfix:  Ver. x.xx
;
;***************************************************** PicAsm 0245-2 ******

;	16F シリーズから 18F シリーズへの変換に伴って、テーブル構成を一部変更した。
;	dt high ic7401 + ext → dt ext, dt high ic7401 へと２ワード構成にし、メモ
;	リの指定範囲を拡大(8K → 64K)した。			     (2006/06/24)

;==========================================================================
;	デバイス番号（チェックデータ・アドレス対応）・テーブル
;==========================================================================

;		フラグビットの説明

;xext		equ	d'7'		;拡張データ指定ビット位置
;xinv		equ	d'6'		;出力反転指定ビット位置
;xspc		equ	d'5'		;特殊処理指定ビット位置
;xrep		equ	d'4'		;総繰り返し無指定ビット位置
;ext		equ	h'01' << xext	;拡張データ指定ビット値
;inv		equ	h'01' << xinv	;出力反転指定ビット値
;spc		equ	h'01' << xspc	;特殊処理指定ビット値
;rep		equ	h'01' << xrep	;総繰り返し無指定ビット値

		org	h'800'		;

dev_no_table

		dt	h'00', h'00'		;7400	Quad 2-Input NAND Gate
		dt	h'00'
		dt	high ic7400
		dt	low  ic7400

		dt	h'00', h'01'		;7401	Quad 2-Input NAND Gate (O.C.)
		dt	ext
		dt	high ic7401
		dt	low  ic7401

		dt	h'00', h'02'		;7402	Quad 2-Input NOR Gate
		dt	h'00'
		dt	high ic7402
		dt	low  ic7402

		dt	h'00', h'03'		;7403	Quad 2-Input NAND Gate (O.C.)
		dt	ext
		dt	high ic7403
		dt	low  ic7403

		dt	h'00', h'04'		;7404	Hex Inverter
		dt	h'00'
		dt	high ic7404
		dt	low  ic7404

		dt	h'00', h'05'		;7405	Hex Inverter (O.C.)
		dt	ext
		dt	high ic7405
		dt	low  ic7405

		dt	h'00', h'06'		;7406	Hex Inverter (O.C.30V)
		dt	ext
		dt	high ic7406
		dt	low  ic7406

		dt	h'00', h'07'		;7407	Hex Buffer (O.C.30V)
		dt	ext
		dt	high ic7407
		dt	low  ic7407

		dt	h'00', h'08'		;7408	Quad 2-Input AND Gate
		dt	h'00'
		dt	high ic7408
		dt	low  ic7408

		dt	h'00', h'09'		;7409	Quad 2-Input AND Gate (O.C.)
		dt	ext + spc
		dt	high ic7409
		dt	low  ic7409

		dt	h'00', h'10'		;7410	Triple 3-Input NAND Gate
		dt	h'00'
		dt	high ic7410
		dt	low  ic7410

		dt	h'00', h'11'		;7411	Triple 3-Input AND Gate
		dt	inv
		dt	high ic7411
		dt	low  ic7411

		dt	h'00', h'14'		;7414	Hex Schmitt Inverter
		dt	h'00'
		dt	high ic7414
		dt	low  ic7414

		dt	h'00', h'16'		;7416	Hex Inverter (O.C.15V)
		dt	ext
		dt	high ic7416
		dt	low  ic7416

		dt	h'00', h'17'		;7417	Hex Buffer (O.C.15V)
		dt	ext
		dt	high ic7417
		dt	low  ic7417

		dt	h'00', h'20'		;7420	Dual 4-Input NAND Gate
		dt	h'00'
		dt	high ic7420
		dt	low  ic7420

		dt	h'00', h'21'		;7421	Dual 4-Input AND Gate
		dt	inv
		dt	high ic7421
		dt	low  ic7421

		dt	h'00', h'27'		;7427	Triple 3-Input NOR Gate
		dt	h'00'
		dt	high ic7427
		dt	low  ic7427

		dt	h'00', h'30'		;7430	8-Input NAND Gate
		dt	h'00'
		dt	high ic7430
		dt	low  ic7430

		dt	h'00', h'32'		;7432	Quad 2-Input OR Gate
		dt	h'00'
		dt	high ic7432
		dt	low  ic7432

		dt	h'00', h'37'		;7437	Quad 2-Input NAND Buffer
		dt	h'00'
		dt	high ic7437
		dt	low  ic7437

		dt	h'00', h'38'		;7438	Quad 2-Input NAND Buffer (O.C.)
		dt	ext
		dt	high ic7438
		dt	low  ic7438

		dt	h'00', h'40'		;7440	Dual 4-Input NAND Buffer
		dt	h'00'
		dt	high ic7440
		dt	low  ic7440

		dt	h'00', h'42'		;7442	BCD-to-Decimal Decoder
		dt	h'00'
		dt	high ic7442
		dt	low  ic7442

		dt	h'00', h'46'		;7446	BCD-to-7 Segment Decoder/Driver (O.C.30V)
		dt	rep
		dt	high ic7446
		dt	low  ic7446

		dt	h'00', h'47'		;7447	BCD-to-7 Segment Decoder/Driver (O.C.15V)
		dt	rep
		dt	high ic7447
		dt	low  ic7447

		dt	h'00', h'48'		;7448	BCD-to-7 Segment Decoder/Driver
		dt	inv + spc
		dt	high ic7448
		dt	low  ic7448

		dt	h'00', h'51'		;7451	Dual 2-Wide 2(3)-Input AND-OR-INVERT Gate
		dt	h'00'
		dt	high ic7451
		dt	low  ic7451
						;*** 例外入力 ***
		dt	h'10', h'51'		;7451(STD) Dual 2-Wide 2-Input AND-OR-INVERT Gate
		dt	h'00'
		dt	high ic7451n
		dt	low  ic7451n

		dt	h'00', h'72'		;7472	AND-Gated J-K Master-Slave Flip-Flop
		dt	h'00'			;	(with Preset and Clear)
		dt	high ic7472
		dt	low  ic7472

		dt	h'00', h'73'		;7473	Dual J-K Flip-Flops (with Clear)
		dt	h'00'
		dt	high ic7473
		dt	low  ic7473
						;*** 例外入力 ***
		dt	h'10', h'73'		;7473(STD) Dual J-K Flip-Flops (with Clear)
		dt	h'00'
		dt	high ic7473n
		dt	low  ic7473n
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'73'		;7473	Dual J-K Flip-Flops (with Clear)
		dt	h'00'
		dt	high ic7473x
		dt	low  ic7473x

		dt	h'00', h'74'		;7474	Dual D-Type Flip-Flop (with Preset and Clear)
		dt	h'00'
		dt	high ic7474
		dt	low  ic7474

		dt	h'00', h'75'		;7475	Quad Bistable Latche
		dt	h'00'
		dt	high ic7475
		dt	low  ic7475
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'75'		;7475	Quad Bistable Latche
		dt	h'00'
		dt	high ic7475x
		dt	low  ic7475x

		dt	h'00', h'76'		;7476	Dual J-K Flip-Flop (with Preset and Clear)
		dt	h'00'
		dt	high ic7476
		dt	low  ic7476
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'76'		;7476	Dual J-K Flip-Flop (with Preset and Clear)
		dt	h'00'
		dt	high ic7476x
		dt	low  ic7476x

		dt	h'00', h'77'		;7477	4-Bit Bistable Latch
		dt	h'00'
		dt	high ic7477
		dt	low  ic7477
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'77'		;7477	4-Bit Bistable Latch
		dt	h'00'
		dt	high ic7477x
		dt	low  ic7477x

		dt	h'00', h'78'		;7478	Dual J-K Flip-Flop
		dt	h'00'			;	(with Preset, Common Clear, and Common Clock)
		dt	high ic7478
		dt	low  ic7478
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'78'		;7478	Dual J-K Flip-Flop
		dt	h'00'			;	(with Preset, Common Clear, and Common Clock)
		dt	high ic7478x
		dt	low  ic7478x

		dt	h'00', h'83'		;7483	4-Bit Binary Full Adder (with Fast Carry)
		dt	h'00'
		dt	high ic7483
		dt	low  ic7483
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'83'		;7483	4-Bit Binary Full Adder (with Fast Carry)
		dt	h'00'
		dt	high ic7483x
		dt	low  ic7483x

		dt	h'00', h'85'		;7485	4-Bit Magnitude Comparator
		dt	h'00'
		dt	high ic7485
		dt	low  ic7485

		dt	h'00', h'86'		;7486	Quad 2-Input Exclusive-OR Gate
		dt	h'00'
		dt	high ic7486
		dt	low  ic7486

		dt	h'00', h'90'		;7490	Decade Counter
		dt	h'00'
		dt	high ic7490
		dt	low  ic7490
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'90'		;7490	Decade Counter
		dt	h'00'
		dt	high ic7490x
		dt	low  ic7490x

		dt	h'00', h'91'		;7491	8-Bit Shift Register
		dt	h'00'
		dt	high ic7491
		dt	low  ic7491
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'91'		;7491	8-Bit Shift Register
		dt	h'00'
		dt	high ic7491x
		dt	low  ic7491x

		dt	h'00', h'92'		;7492	Divied By-Twelve Counter
		dt	h'00'
		dt	high ic7492
		dt	low  ic7492
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'92'		;7492	Divied By-Twelve Counter
		dt	h'00'
		dt	high ic7492x
		dt	low  ic7492x

		dt	h'00', h'93'		;7493	4-Bit Binary Counter
		dt	h'00'
		dt	high ic7493
		dt	low  ic7493
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'93'		;7493	4-Bit Binary Counter
		dt	h'00'
		dt	high ic7493x
		dt	low  ic7493x

		dt	h'00', h'95'		;7495	4-Bit Parallel Access Shift Register
		dt	h'00'
		dt	high ic7495
		dt	low  ic7495

		dt	h'00', h'96'		;7496	5-Bit Shift Register
		dt	h'00'
		dt	high ic7496
		dt	low  ic7496
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'96'		;7496	5-Bit Shift Register
		dt	h'00'
		dt	high ic7496x
		dt	low  ic7496x

		dt	h'01', h'07'		;74107	Dual J-K Flip-Flop (with Clear)
		dt	h'00'
		dt	high ic74107
		dt	low  ic74107
						;*** 例外入力 ***
		dt	h'11', h'07'		;74107(STD) Dual J-K Flip-Flop (with Clear)
		dt	h'00'
		dt	high ic74107n
		dt	low  ic74107n

		dt	h'01', h'08'		;74108	Dual J-K Flip-Flop
		dt	h'00'			;	(with Preset, Common Clear, and Common Clock)
		dt	high ic74108
		dt	low  ic74108

		dt	h'01', h'09'		;74109	Dual J-K Flip-Flop (with Preset and Clear)
		dt	h'00'
		dt	high ic74109
		dt	low  ic74109

		dt	h'01', h'12'		;74112	Dual J-K Flip-Flop (with Preset and Clear)
		dt	h'00'
		dt	high ic74112
		dt	low  ic74112

		dt	h'01', h'13'		;74113	Dual J-K Flip-Flop (with Preset)
		dt	h'00'
		dt	high ic74113
		dt	low  ic74113

		dt	h'01', h'25'		;74125	Quad Bus Buffer Gate (with 3-state outputs)
		dt	ext
		dt	high ic74125
		dt	low  ic74125

		dt	h'01', h'26'		;74126	Quad Bus Buffer Gate (with 3-state outputs)
		dt	ext
		dt	high ic74126
		dt	low  ic74126

		dt	h'01', h'31'		;74131	3-to-8 Line Decoder/Demultiplexer
		dt	h'00'			;	(with Edge-Triggered Address Registers)
		dt	high ic74131
		dt	low  ic74131

		dt	h'01', h'32'		;74132	Quad 2-Input Schmitt NAND Gate
		dt	h'00'
		dt	high ic74132
		dt	low  ic74132

		dt	h'01', h'33'		;74133	13-Input NAND Gate
		dt	h'00'
		dt	high ic74133
		dt	low  ic74133

		dt	h'01', h'37'		;74137	3-to-8 Line Decoder/Demultiplexer
		dt	h'00'			;	(with Address Latch)
		dt	high ic74137
		dt	low  ic74137

		dt	h'01', h'38'		;74138	3-to-8 Line Decoder
		dt	h'00'
		dt	high ic74138
		dt	low  ic74138

		dt	h'01', h'39'		;74139	Dual 2-to-4 Line Decoder
		dt	h'00'
		dt	high ic74139
		dt	low  ic74139

		dt	h'01', h'41'		;74141	BCD-to-Decimal Decoder/Driver
		dt	rep
		dt	high ic74141
		dt	low  ic74141
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'91', h'41'		;74141	BCD-to-Decimal Decoder/Driver
		dt	rep
		dt	high ic74141x
		dt	low  ic74141x

		dt	h'01', h'47'		;74147	10-to-4 Line Priority Encoder
		dt	h'00'
		dt	high ic74147
		dt	low  ic74147

		dt	h'01', h'48'		;74148	8-to-3 Line Priority Encoder
		dt	h'00'
		dt	high ic74148
		dt	low  ic74148

		dt	h'01', h'49'		;74149	8-to-8 Line Priority Encoder
		dt	h'00'
		dt	high ic74149
		dt	low  ic74149

		dt	h'01', h'51'		;74151	1-of-8 Line Data Selector/Multiplexer
		dt	h'00'
		dt	high ic74151
		dt	low  ic74151

		dt	h'01', h'52'		;74152	1-of-8 Line Data Selector/Multiplexer
		dt	h'00'
		dt	high ic74152
		dt	low  ic74152

		dt	h'01', h'53'		;74153	Dual 4-to-1 Line Data Selectors/Multiplexers
		dt	h'00'
		dt	high ic74153
		dt	low  ic74153

		dt	h'01', h'54'		;74154	4-to-16 Line Decoder
		dt	h'00'
		dt	high ic74154
		dt	low  ic74154

		dt	h'01', h'55'		;74155	Dual 2-to-4-line Decoders/Demultiplexers
		dt	h'00'
		dt	high ic74155
		dt	low  ic74155

		dt	h'01', h'57'		;74157	Quad 2-to-1 Line Data Selectors/Multiplexer
		dt	h'00'
		dt	high ic74157
		dt	low  ic74157

		dt	h'01', h'58'		;74158	Quad 2-to-1 Line Data Selectors/Multiplexer
		dt	inv			;	(Inverted outputs)
		dt	high ic74158
		dt	low  ic74158

		dt	h'01', h'60'		;74160	Syncronous Decade Counter
		dt	h'00'			;	(Direct Clear)
		dt	high ic74160
		dt	low  ic74160

		dt	h'01', h'61'		;74161	Syncronous 4-Bit Binary Counter
		dt	h'00'			;	(Direct Clear)
		dt	high ic74161
		dt	low  ic74161

		dt	h'01', h'62'		;74162	Syncronous Decade Counter
		dt	spc			;	(Synchronous Clear)
		dt	high ic74162
		dt	low  ic74162

		dt	h'01', h'63'		;74163	Syncronous 4-Bit Binary Counter
		dt	spc			;	(Synchronous Clear)
		dt	high ic74163
		dt	low  ic74163

		dt	h'01', h'64'		;74164	8-Bit Parallel-Out Serial-In Shift Register
		dt	h'00'
		dt	high ic74164
		dt	low  ic74164

		dt	h'01', h'65'		;74165	Parallel-Load 8-Bit Shift Register
		dt	h'00'
		dt	high ic74165
		dt	low  ic74165

		dt	h'01', h'66'		;74166	Parallel-Load 8-Bit Shift Register
		dt	h'00'
		dt	high ic74166
		dt	low  ic74166

		dt	h'01', h'73'		;74173	4-Bit D-Type Register
		dt	ext			;	(with 3-state outputs)
		dt	high ic74173
		dt	low  ic74173

		dt	h'01', h'74'		;74174	Hex D-Type Flip Flop (with Clear)
		dt	h'00'
		dt	high ic74174
		dt	low  ic74174

		dt	h'01', h'75'		;74175	Quad D-Type Flip Flop (with Clear)
		dt	h'00'
		dt	high ic74175
		dt	low  ic74175

		dt	h'01', h'82'		;74182	Look-Ahead Carry Generator
		dt	h'00'
		dt	high ic74182
		dt	low  ic74182

		dt	h'01', h'90'		;74190	Synchronous Up/Down Decade Counter
		dt	h'00'			;	(Single Clock Line)
		dt	high ic74190
		dt	low  ic74190

		dt	h'01', h'91'		;74191	Synchronous Up/Down 4-bit Binary Counter
		dt	h'00'			;	(Single Clock Line)
		dt	high ic74191
		dt	low  ic74191

		dt	h'01', h'92'		;74192	Synchronous Up/Down Decade Counter
		dt	h'00'			;	(Dual Clock Lines)
		dt	high ic74192
		dt	low  ic74192

		dt	h'01', h'93'		;74193	Synchronous Up/Down 4-bit Binary Counter
		dt	h'00'			;	(Dual Clock Lines)
		dt	high ic74193
		dt	low  ic74193

		dt	h'01', h'94'		;74194	4-Bit Bidirectional Universal Shift Register
		dt	h'00'
		dt	high ic74194
		dt	low  ic74194

		dt	h'01', h'95'		;74195	4-Bit Parallel-Access Shift Register
		dt	h'00'
		dt	high ic74195
		dt	low  ic74195

		dt	h'02', h'37'		;74237	3-to-8 Line Decoder/Demultiplexer
		dt	inv			;	(with Address Latch)
		dt	high ic74237
		dt	low  ic74237

		dt	h'02', h'38'		;74238	3-to-8 Line Decoder/Demultiplexer
		dt	inv
		dt	high ic74238
		dt	low  ic74238

		dt	h'02', h'40'		;74240	Octal Buffers/Line Drivers/Line Receiver
		dt	ext			;	(with inverted 3-state outputs)
		dt	high ic74240
		dt	low  ic74240

		dt	h'02', h'41'		;74241	Octal Buffers/Line Drivers/Line Receiver
		dt	ext			;	(with noninverted 3-state outputs)
		dt	high ic74241
		dt	low  ic74241

		dt	h'02', h'42'		;74242	Quad Bus Transceiver
		dt	ext			;	(with 3-state outputs)
		dt	high ic74242
		dt	low  ic74242

		dt	h'02', h'43'		;74243	Quad Bus Transceiver
		dt	inv + ext		;	(with noninverted 3-state outputs)
		dt	high ic74243
		dt	low  ic74243

		dt	h'02', h'44'		;74244	Octal Buffers/Line Drivers/Line Receiver
		dt	ext + inv		;	(with noninverted 3-state outputs)
		dt	high ic74244
		dt	low  ic74244

		dt	h'02', h'45'		;74245	Octal Bus Transceivers
		dt	ext			;	(with inverted 3-state outputs)
		dt	high ic74245
		dt	low  ic74245

		dt	h'02', h'46'		;74246	BCD-to-7 Segment Decoder/Driver (O.C.30V)
		dt	h'00'
		dt	high ic74246
		dt	low  ic74246

		dt	h'02', h'47'		;74247	BCD-to-7 Segment Decoder/Driver (O.C.15V)
		dt	rep
		dt	high ic74247
		dt	low  ic74247

		dt	h'02', h'48'		;74248	BCD-to-7 Segment Decoder/Driver
		dt	inv + spc
		dt	high ic74248
		dt	low  ic74248

		dt	h'02', h'49'		;74249	BCD-to-7 Segment Decoder/Driver (O.C.)
		dt	inv
		dt	high ic74249
		dt	low  ic74249

		dt	h'02', h'51'		;74251	1 of 8 Data Selector/Multiplexer
		dt	ext			;	(with 3-state outputs)
		dt	high ic74251
		dt	low  ic74251

		dt	h'02', h'53'		;74253	Dual 4-to-1 Line Data Selectors/Multiplexers
		dt	ext + spc		;	(with 3-state outputs)
		dt	high ic74253
		dt	low  ic74253

		dt	h'02', h'57'		;74257	Quad 2-to-1 Line Data Selectors/Multiplexers
		dt	ext			;	(with noninverted 3-state outputs)
		dt	high ic74257
		dt	low  ic74257

		dt	h'02', h'58'		;74258	Quad 2-to-1 Line Data Selectors/Multiplexers
		dt	ext + inv		;	(3-state outputs)
		dt	high ic74258
		dt	low  ic74258

		dt	h'02', h'59'		;74259	8-bit Addressable Latch
		dt	h'00'
		dt	high ic74259
		dt	low  ic74259

		dt	h'02', h'66'		;74266	Quad 2-Input Exclusive-NOR Gate (O.C.)
		dt	ext
		dt	high ic74266
		dt	low  ic74266

		dt	h'02', h'73'		;74273	Octal D-Type Flip Flop (with Clear)
		dt	h'00'
		dt	high ic74273
		dt	low  ic74273

		dt	h'02', h'79'		;74279	Quad S-R Latche
		dt	h'00'
		dt	high ic74279
		dt	low  ic74279

		dt	h'02', h'80'		;74280	9-Bit Odd/Even Parity Generator/Checker
		dt	h'00'
		dt	high ic74280
		dt	low  ic74280

		dt	h'02', h'83'		;74283	4-Bit Binary Full Adder
		dt	h'00'
		dt	high ic74283
		dt	low  ic74283

		dt	h'02', h'92'		;74292	Programmable Frequency Divider/Digital Timer
		dt	rep
		dt	high ic74292
		dt	low  ic74292

		dt	h'02', h'94'		;74294	Programmable Frequency Divider/Digital Timer
		dt	rep
		dt	high ic74294
		dt	low  ic74294

		dt	h'02', h'98'		;74298	Quad. 2-input Multiplexer (with storage)
		dt	h'00'
		dt	high ic74298
		dt	low  ic74298

		dt	h'02', h'99'		;74299	8-Bit Universal Shift/Storage Register
		dt	ext			;	(with 3-state outputs)
		dt	high ic74299
		dt	low  ic74299

		dt	h'03', h'23'		;74323	8-Bit Universal Shift/Storage Register
		dt	ext			;	(with 3-state Outputs)
		dt	high ic74323
		dt	low  ic74323

		dt	h'03', h'52'		;74352	Dual 4-to-1 Line Data Selector/Multiplexer
		dt	ext
		dt	high ic74352
		dt	low  ic74352

		dt	h'03', h'53'		;74353	Dual 4-to-1 Line Data Selector/Multiplexer
		dt	ext + spc		;	(with 3-state outputs)
		dt	high ic74353
		dt	low  ic74353

		dt	h'03', h'54'		;74354	8-to-1 Line Data Selector/Multiplexer/Register
		dt	ext			;	(with 3-state outputs)
		dt	high ic74354
		dt	low  ic74354

		dt	h'03', h'56'		;74356	8-to-1 Line Data Selector/Multiplexer/Register
		dt	ext			;	(with 3-state outputs)
		dt	high ic74356
		dt	low  ic74356

		dt	h'03', h'65'		;74365	Hex Bus Driver (with 3-state outputs)
		dt	ext
		dt	high ic74365
		dt	low  ic74365

		dt	h'03', h'66'		;74366	Hex Bus Driver
		dt	ext + inv		;	(Inverted Data Outputs with 3-state outputs)
		dt	high ic74366
		dt	low  ic74366

		dt	h'03', h'67'		;74367	Hex Bus Driver (with 3-state outputs)
		dt	ext
		dt	high ic74367
		dt	low  ic74367

		dt	h'03', h'68'		;74368	Hex Bus Driver
		dt	ext + inv		;	(Inverted Data Outputs with 3-state outputs)
		dt	high ic74368
		dt	low  ic74368

		dt	h'03', h'73'		;74373	Octal D-type Transparent Latche
		dt	ext			;	(with 3-state outputs)
		dt	high ic74373
		dt	low  ic74373

		dt	h'03', h'74'		;74374	Octal D-type Flip-Flop
		dt	ext			;	(with 3-state outputs)
		dt	high ic74374
		dt	low  ic74374

		dt	h'03', h'75'		;74375	Quad Bistable Latche
		dt	h'00'
		dt	high ic74375
		dt	low  ic74375

		dt	h'03', h'77'		;74377	Octal D-type Flip-Flop (with Enable)
		dt	h'00'
		dt	high ic74377
		dt	low  ic74377

		dt	h'03', h'78'		;74378	Hex D-type Flip-Flop (with Enable)
		dt	h'00'
		dt	high ic74378
		dt	low  ic74378

		dt	h'03', h'79'		;74379	Quad D-type Flip-Flop (with Enable)
		dt	h'00'
		dt	high ic74379
		dt	low  ic74379

		dt	h'03', h'86'		;74386	Quad 2-Input Exclusive-OR Gate
		dt	h'00'
		dt	high ic74386
		dt	low  ic74386

		dt	h'03', h'90'		;74390	Dual Decade Counter
		dt	h'00'
		dt	high ic74390
		dt	low  ic74390
						;*** 例外入力 ***
		dt	h'13', h'90'		;74390	Dual Decade Counter
		dt	h'00'			;BCD count sequence (QA出力と/CKB入力を接続)
		dt	high ic74390s
		dt	low  ic74390s

		dt	h'03', h'93'		;74393	Dual 4-bit Binary Counter
		dt	h'00'
		dt	high ic74393
		dt	low  ic74393

		dt	h'04', h'42'		;74442	Quad Tridirectional Bus Transceiver
		dt	h'00'
		dt	high ic74442
		dt	low  ic74442

		dt	h'04', h'43'		;74443	Quad Tridirectional Bus Transceiver
		dt	h'00'
		dt	high ic74443
		dt	low  ic74443

		dt	h'04', h'44'		;74444	Quad Tridirectional Bus Transceiver
		dt	h'00'
		dt	high ic74444
		dt	low  ic74444

		dt	h'04', h'90'		;74490	Dual 4-bit Decade Counter
		dt	h'00'
		dt	high ic74490
		dt	low  ic74490

		dt	h'05', h'33'		;74533	Octal D-type Transparent Latche
		dt	ext + inv		;	(with inverted 3-state outputs)
		dt	high ic74533
		dt	low  ic74533

		dt	h'05', h'34'		;74534	Octal D-type Flip-Flop
		dt	ext + inv		;	(with inverted 3-state outputs)
		dt	high ic74534
		dt	low  ic74534

		dt	h'05', h'40'		;74540	Octal Bus Buffer
		dt	ext			;	(with Inverted, 3-State Outputs)
		dt	high ic74540
		dt	low  ic74540

		dt	h'05', h'41'		;74541	Octal Bus Buffer
		dt	ext + inv		;	(with Non-Inverted, 3-State Outputs)
		dt	high ic74541
		dt	low  ic74541

		dt	h'05', h'63'		;74563	Octal Transparent Latche
		dt	ext			;	(with 3-state outputs)
		dt	high ic74563
		dt	low  ic74563

		dt	h'05', h'64'		;74564	Octal D-type Flip-Flop
		dt	ext			;	(with 3-state outputs)
		dt	high ic74564
		dt	low  ic74564

		dt	h'05', h'73'		;74573	Octal Transparent Latche
		dt	ext + inv		;	(with 3-state outputs)
		dt	high ic74573
		dt	low  ic74573

		dt	h'05', h'74'		;74574	Octal D-type Flip-Flop
		dt	ext + inv		;	(with 3-state outputs)
		dt	high ic74574
		dt	low  ic74574

		dt	h'05', h'90'		;74590	8-Bit Binary Counter/Register
		dt	ext			;	(with 3-state outputs)
		dt	high ic74590
		dt	low  ic74590

		dt	h'05', h'92'		;74592	8-Bit Binary Counter
		dt	h'00'			;	(with Input Register)
		dt	high ic74592
		dt	low  ic74592

		dt	h'05', h'95'		;74595	8-Bit Shift Register/Latch
		dt	ext			;	(with 3-state outputs)
		dt	high ic74595
		dt	low  ic74595

		dt	h'05', h'97'		;74597	8-Bit Shift Register/Latch
		dt	h'00'
		dt	high ic74597
		dt	low  ic74597

		dt	h'06', h'20'		;74620	Octal Bus Transceivers
		dt	ext			;	(with 3-state outputs)
		dt	high ic74620
		dt	low  ic74620

		dt	h'06', h'23'		;74623	Octal Bus Transceivers
		dt	ext + inv		;	(with 3-state outputs)
		dt	high ic74623
		dt	low  ic74623

		dt	h'06', h'40'		;74640	Octal Bus Transceivers
		dt	ext + inv		;	(with 3-state outputs)
		dt	high ic74640
		dt	low  ic74640

		dt	h'06', h'43'		;74643	Octal Bus Transceivers
		dt	ext			;	(with 3-state outputs)
		dt	high ic74643
		dt	low  ic74643

		dt	h'06', h'46'		;74646	Octal Bus Transceiver/Register
		dt	h'00'
		dt	high ic74646
		dt	low  ic74646

		dt	h'06', h'52'		;74652	Octal Bus Transceiver/Register
		dt	h'00'
		dt	high ic74652
		dt	low  ic74652

		dt	h'06', h'68'		;74668	Synchronous UP/Down Decade Counter
		dt	h'00'
		dt	high ic74668
		dt	low  ic74668

		dt	h'06', h'69'		;74669	Synchronous Up/Down 4-bit Binary Counter
		dt	h'00'
		dt	high ic74669
		dt	low  ic74669

		dt	h'06', h'70'		;74670	4 Word × 4 Bit Register File
		dt	h'00'			;	(with 3-state outputs)
		dt	high ic74670
		dt	low  ic74670

		dt	h'06', h'79'		;74679	12-bit Address Comparator
		dt	h'00'
		dt	high ic74679
		dt	low  ic74679

		dt	h'06', h'80'		;74680	12-bit Address Comparator
		dt	h'00'
		dt	high ic74680
		dt	low  ic74680

		dt	h'06', h'82'		;74682	8-bit Magnitude Comparator
		dt	h'00'
		dt	high ic74682
		dt	low  ic74682

		dt	h'06', h'84'		;74684	8-bit Magnitude Comparator
		dt	h'00'
		dt	high ic74684
		dt	low  ic74684

		dt	h'06', h'88'		;74688	8-Bit Equality Comparator
		dt	h'00'
		dt	high ic74688
		dt	low  ic74688

		dt	h'06', h'97'		;74697	Synchronous Presettable 4-Bit Up/Down Counter
		dt	h'00'			;	(with Output Register)
		dt	high ic74697
		dt	low  ic74697

		dt	h'40', h'00'		;4000	Dual 3-Input NOR Gate Plus Inverter
		dt	h'00'
		dt	high ic4000
		dt	low  ic4000

		dt	h'40', h'01'		;4001	Quad 2-Input NOR Gate
		dt	h'00'
		dt	high ic4001
		dt	low  ic4001

		dt	h'40', h'02'		;4002	Dual 4-Input NOR Gate
		dt	h'00'
		dt	high ic4002
		dt	low  ic4002

		dt	h'40', h'07'		;4007	Dual Complementary Pair Plus Inverter
		dt	h'00'
		dt	high ic4007
		dt	low  ic4007

		dt	h'40', h'11'		;4011	Quad 2-Input NAND Gate
		dt	h'00'
		dt	high ic4011
		dt	low  ic4011

		dt	h'40', h'12'		;4012	Dual 4-Input AND Gate
		dt	h'00'
		dt	high ic4012
		dt	low  ic4012

		dt	h'40', h'13'		;4013	Dual D-Type Flip Flop
		dt	h'00'
		dt	high ic4013
		dt	low  ic4013

		dt	h'40', h'14'		;4014	8-Stage Static Shift Register
		dt	spc
		dt	high ic4014
		dt	low  ic4014

		dt	h'40', h'15'		;4015	Dual 4-Stage Static Shift Register
		dt	h'00'			;	(with serial input/parallel output)
		dt	high ic4015
		dt	low  ic4015

		dt	h'40', h'16'		;4016	Quad Analog Switch/Quad Multiplexer
		dt	ext
		dt	high ic4016
		dt	low  ic4016

		dt	h'40', h'17'		;4017	Decade Counter/Divider
		dt	h'00'
		dt	high ic4017
		dt	low  ic4017

		dt	h'40', h'18'		;4018	Presettable Divide-By-'N' Counter
		dt	h'00'
		dt	high ic4018
		dt	low  ic4018

		dt	h'40', h'19'		;4019	Quad AND-OR Select Gate
		dt	h'00'
		dt	high ic4019
		dt	low  ic4019

		dt	h'40', h'20'		;4020	14-Stage Ripple-Carry Binary Counter/Dividers
		dt	rep
		dt	high ic4020
		dt	low  ic4020

		dt	h'40', h'21'		;4021	8-Stage Static Shift Register
		dt	h'00'
		dt	high ic4021
		dt	low  ic4021

		dt	h'40', h'22'		;4022	Octal Counter/Divider
		dt	h'00'
		dt	high ic4022
		dt	low  ic4022

		dt	h'40', h'23'		;4023	Triple 3-Input NAND Gate
		dt	h'00'
		dt	high ic4023
		dt	low  ic4023

		dt	h'40', h'24'		;4024	7 Stage Ripple-Carry Binary Counter/Dividers
		dt	h'00'
		dt	high ic4024
		dt	low  ic4024

		dt	h'40', h'25'		;4025	Triple 3-Input NOR Gate
		dt	h'00'
		dt	high ic4025
		dt	low  ic4025

		dt	h'40', h'27'		;4027	Dual J-K Master-Slave Flip-Flop
		dt	h'00'
		dt	high ic4027
		dt	low  ic4027

		dt	h'40', h'28'		;4028	BCD-to-Decimal Decoder
		dt	h'00'
		dt	high ic4028
		dt	low  ic4028

		dt	h'40', h'29'		;4029	Presettable Binary/Decade Up/Down Counter
		dt	h'00'
		dt	high ic4029
		dt	low  ic4029

		dt	h'40', h'30'		;4030	Quad 2-Input EXCLUSIVE-OR Gate
		dt	h'00'
		dt	high ic4030
		dt	low  ic4030

		dt	h'40', h'40'		;4040	12-Stage Ripple-Carry Binary Counter/Dividers
		dt	rep
		dt	high ic4040
		dt	low  ic4040

		dt	h'40', h'43'		;4043	Quad 3-State NOR R/S latch
		dt	ext
		dt	high ic4043
		dt	low  ic4043

		dt	h'40', h'44'		;4044	Quad 3-State NAND R/S latch
		dt	ext
		dt	high ic4044
		dt	low  ic4044

		dt	h'40', h'45'		;4045	21-Stage Counter
		dt	rep
		dt	high ic4045
		dt	low  ic4045

		dt	h'40', h'49'		;4049	Hex Buffer/Converter (Inverting type)
		dt	h'00'
		dt	high ic4049
		dt	low  ic4049
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'49'		;4049	Hex Buffer/Converter (Inverting type)
		dt	h'00'
		dt	high ic4049x
		dt	low  ic4049x

		dt	h'40', h'50'		;4050	Hex Buffer/Converter (Non-inverting type)
		dt	inv
		dt	high ic4050
		dt	low  ic4050
						;*** 例外入力、ソケットアダプタ使用 ***
		dt	h'90', h'50'		;4050	Hex Buffer/Converter (Non-inverting type)
		dt	inv
		dt	high ic4050x
		dt	low  ic4050x

		dt	h'40', h'51'		;4051	8-Channel Analog Multiplexer/Demultiplexer
		dt	h'00'
		dt	high ic4051
		dt	low  ic4051

		dt	h'40', h'52'		;4052	Dual 4-Channel Analog
		dt	h'00'			;	Multiplexer/Demultiplexer
		dt	high ic4052
		dt	low  ic4052

		dt	h'40', h'53'		;4053	Triple 2-Channel Analog
		dt	h'00'			;	Multiplexer/Demultiplexer
		dt	high ic4053
		dt	low  ic4053

		dt	h'40', h'60'		;4060	14-stage Binary Counter/Oscillator
		dt	rep
		dt	high ic4060
		dt	low  ic4060

		dt	h'40', h'63'		;4063	4-Bit Magnitude Comparator
		dt	spc
		dt	high ic4063
		dt	low  ic4063

		dt	h'40', h'66'		;4066	Quad Analog Switch/Quad Multiplexer
		dt	ext
		dt	high ic4066
		dt	low  ic4066

		dt	h'40', h'68'		;4068	8-Input NAND/AND Gate
		dt	h'00'
		dt	high ic4068
		dt	low  ic4068

		dt	h'40', h'69'		;4069	Hex Inverter
		dt	h'00'
		dt	high ic4069
		dt	low  ic4069

		dt	h'40', h'70'		;4070	Quad 2-Input EXCLUSIVE-OR Gate
		dt	h'00'
		dt	high ic4070
		dt	low  ic4070

		dt	h'40', h'71'		;4071	Quad 2-Input OR Gate
		dt	inv
		dt	high ic4071
		dt	low  ic4071

		dt	h'40', h'72'		;4072	Dual 4-Input OR Gate
		dt	inv
		dt	high ic4072
		dt	low  ic4072

		dt	h'40', h'73'		;4073	Triple 3-Input AND Gate
		dt	inv
		dt	high ic4073
		dt	low  ic4073

		dt	h'40', h'75'		;4075	Triple 3-Input OR Gate
		dt	inv
		dt	high ic4075
		dt	low  ic4075

		dt	h'40', h'76'		;4076	4-Bit D-Type Register
		dt	ext
		dt	high ic4076
		dt	low  ic4076

		dt	h'40', h'77'		;4077	Quad 2-Input EXCLUSIVE-NOR Gate
		dt	inv
		dt	high ic4077
		dt	low  ic4077

		dt	h'40', h'78'		;4078	8-Input NOR/OR Gate
		dt	h'00'
		dt	high ic4078
		dt	low  ic4078

		dt	h'40', h'81'		;4081	Quad 2 Input AND Gate
		dt	inv
		dt	high ic4081
		dt	low  ic4081

		dt	h'40', h'82'		;4082	Dual 4-Input AND Gate
		dt	inv
		dt	high ic4082
		dt	low  ic4082

		dt	h'40', h'86'		;4086	Expandable 4-Wide 2-Input AND-OR-INVERT Gate
		dt	h'00'
		dt	high ic4086
		dt	low  ic4086

		dt	h'40', h'93'		;4093	Quad 2-Input NAND Schmitt Triggers
		dt	h'00'
		dt	high ic4093
		dt	low  ic4093

		dt	h'40', h'94'		;4094	8-Bit Shift and Store Register (3-state)
		dt	ext
		dt	high ic4094
		dt	low  ic4094

		dt	h'41', h'06'		;40106	Hex Schmitt Trigger
		dt	h'00'
		dt	high ic40106
		dt	low  ic40106

		dt	h'41', h'93'		;40193	Synchronous 4-Bit Up/Down Decade Counter
		dt	h'00'
		dt	high ic40193
		dt	low  ic40193

		dt	h'41', h'94'		;40194	4-Bit Bidirectional Universal Shift Register
		dt	h'00'
		dt	high ic40194
		dt	low  ic40194

		dt	h'45', h'01'		;4501	Triple Gate
		dt	h'00'
		dt	high ic4501
		dt	low  ic4501

		dt	h'45', h'02'		;4502	Strobed Hex Inverter/Buffer
		dt	ext
		dt	high ic4502
		dt	low  ic4502

		dt	h'45', h'03'		;4503	Hex Non-Inverting 3-state Buffer
		dt	ext
		dt	high ic4503
		dt	low  ic4503

		dt	h'45', h'11'		;4511	BCD-to-7 Segment Latch/Decoder/Driver
		dt	h'00'
		dt	high ic4511
		dt	low  ic4511

		dt	h'45', h'12'		;4512	8-Channel Data Selector
		dt	ext
		dt	high ic4512
		dt	low  ic4512

		dt	h'45', h'14'		;4514	4-to-16 Line Decoder/Latch
		dt	h'00'
		dt	high ic4514
		dt	low  ic4514

		dt	h'45', h'18'		;4518	Dual BCD Up Counter
		dt	h'00'
		dt	high ic4518
		dt	low  ic4518

		dt	h'45', h'19'		;4519	4-Bit AND/OR Selector or Quadruple 2-Channel
		dt	h'00'			;	Data Selector or Quadruple Exclusive-NOR Gate
		dt	high ic4519
		dt	low  ic4519

		dt	h'45', h'20'		;4520	Dual Binary Up Counter
		dt	h'00'
		dt	high ic4520
		dt	low  ic4520

		dt	h'45', h'21'		;4521	24-Stage Frequency Divider
		dt	rep
		dt	high ic4521
		dt	low  ic4521

		dt	h'45', h'43'		;4543	BCD-to-7 Segment Latch/Decoder/Driver
		dt	h'00'
		dt	high ic4543
		dt	low  ic4543

		dt	h'45', h'72'		;4572	Hex Gate
		dt	h'00'
		dt	high ic4572
		dt	low  ic4572

		dt	h'45', h'84'		;4584	Hex Schmitt Trigger
		dt	h'00'
		dt	high ic4584
		dt	low  ic4584

dev_no_table_end

;==========================================================================
;		デバイス機能チェック・データテーブル
;==========================================================================

;		フラグビットの説明

;xivd		equ	d'7'		;無効指定ビット位置
;xatn		equ	d'6'		;注意喚起指定ビット位置
;ivd		equ	h'01' << xivd	;無効指定ビット値
;atn		equ	h'01' << xatn	;注意喚起指定ビット値

;		チェックデータバイト RD の特殊処理指定ビット bit6(spc6)

;		 bit7(clk7) bit6(spc6)	xspc	  Function
;			0	0	 0	ノーマル動作
;			1	0	 0	クロック入力指定
;			0	1	 0	特殊処理指定
;			0	1	 1	チェックのパス/クロックの追加指定

;		特殊処理指定バイトのビット

;		 bit0=1:	クロック数の指定
;		 bit1=1:	クロック入力ピンの変更指定
;		 bit2=1:	入出力ピン割当の変更指定
;		 bit3=1:	チェック続行指定
;		 bit4=1:	拡張データ変更(PULL-UP)指定
;		 bit5=1:	クロックの追加指定
;		 bit6=1:	クロック数(2)の指定	
;		 bit7=0:	予備	
;		 bit0-7=0:	無指定(チェックのパス指定時)

		org	h'1800'		;

dev_ck_table

ic7400			; Quad 2-Input NAND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,LS,ST check 確認)
ic7437			; Quad 2-Input NAND Buffer
			; (2010/10/12 data 確認) (2010/10/29 ST check 確認)
ic74132			; Quad 2-Input Schmitt NAND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01
		dt	b'01001100'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 02
		dt	b'01101110'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'11011101'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10110011'	;
		dt	b'00000001'	;

ic7401	;(+ ext)	; Quad 2-Input NAND Gate (O.C.)
			; (2010/10/12 data 確認) (2010/10/29 HC,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00100001'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'1'		;チェックデータ個数

		dt	b'11000000'	;チェックデータ 01
		dt	b'11011110'	;
		dt	b'00000000'	;

		dt	d'6'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00100000'	;拡張チェックデータ 02
		dt	b'00100001'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

		dt	b'10000000'	;拡張チェックデータ 03
		dt	b'10010100'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10100000'	;拡張チェックデータ 04
		dt	b'10110101'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

		dt	b'01000000'	;拡張チェックデータ 05
		dt	b'01001010'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'01100000'	;拡張チェックデータ 06
		dt	b'01101011'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

ic7402			; Quad 2-Input NOR Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,LS,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00100001'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01
		dt	b'00100001'	;
		dt	b'00000001'	;

		dt	b'10000000'	;チェックデータ 02
		dt	b'10010100'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 03
		dt	b'01001010'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 04
		dt	b'11011110'	;
		dt	b'00000000'	;

ic7403	;(+ ext)	; Quad 2-Input NAND Gate (O.C.)
			; (2010/10/12 data 確認) (2010/10/29 HC check 確認)
ic7438	;(+ ext)	; Quad 2-Input NAND Buffer (O.C.)
			; (2010/10/12 data 確認) (2010/10/29 LS,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'1'		;チェックデータ個数

		dt	b'01100000'	;チェックデータ 01
		dt	b'10110011'	;
		dt	b'00000001'	;

		dt	d'6'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10000000'	;拡張チェックデータ 02
		dt	b'01001100'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

		dt	b'01000000'	;拡張チェックデータ 03
		dt	b'00100010'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'11000000'	;拡張チェックデータ 04
		dt	b'01101110'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

		dt	b'00100000'	;拡張チェックデータ 05
		dt	b'10010001'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10100000'	;拡張チェックデータ 06
		dt	b'11011101'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic7404			; Hex Inverter
			; (2010/10/12 data 確認) (2010/10/29 AC,HC,LS,ST check 確認)
ic7414			; Hex Schmitt Inverter
			; (2010/10/12 data 確認) (2010/10/29 AC,HC,LS check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10101101'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'2'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01
		dt	b'10101101'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'01010010'	;
		dt	b'00000001'	;

ic7405	;(+ ext)	; Hex Inverter (O.C.)
			; (2010/10/12 data 確認) (2010/10/29 HC,LS,ST check 確認)
ic7406	;(+ ext)	; Hex Inverter (O.C.30V)
			; (2010/10/12 data 確認) (2010/10/29 ST check 確認)
ic7416	;(+ ext)	; Hex Inverter (O.C.15V)
			; (2010/10/12 data 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10101101'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'1'		;チェックデータ個数

		dt	b'10100000'	;チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'01000000'	;拡張チェックデータ 02
		dt	b'10101101'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic7407	;(+ ext)	; Hex Buffer (O.C.30V)
			; (2010/10/12 data 確認) (2010/10/29 HC,ST check 確認)
ic7417	;(+ ext)	; Hex Buffer (O.C.15V)
			; (2010/10/12 data 確認) (2010/10/29 ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10101101'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'1'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'10100000'	;拡張チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'11100000'	;拡張チェックデータ 02
		dt	b'11111111'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

ic7408			; Quad 2-Input AND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,LS,ST check 確認)
ic7409	;(+ ext + spc)	; Quad 2-Input AND Gate (O.C.)
			; (2010/10/12 data 確認) (2010/10/29 HC,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'00100010'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 03
		dt	b'10010001'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 04
		dt	b'11111111'	;
		dt	b'01000001'	;bit6=1: 特殊処理指定 (+ spc: チェックをパス)	7409

		dt	b'00001000'	;bit3=1: チェック続行指定			7408

		dt	d'2'		;拡張チェックデータ個数

		dt	b'01100000'	;拡張チェックデータ 01
		dt	b'10110011'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'11100000'	;拡張チェックデータ 02
		dt	b'11111111'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

ic7410			; Triple 3-Input NAND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,LS,ST check 確認)
ic7411	;(+ inv)	; Triple 3-Input AND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,LS,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'8'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'10001100'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'10011100'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 03
		dt	b'10101101'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 04
		dt	b'10111101'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'11001110'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 06
		dt	b'11011110'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 07
		dt	b'11101111'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 08
		dt	b'01110011'	;
		dt	b'00000001'	;

ic7420			; Dual 4-Input NAND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,LS,ST check 確認)
ic7421	;(+ inv)	; Dual 4-Input AND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC check 確認)
ic7440			; Dual 4-Input NAND Buffer
			; (2010/10/12 data 確認) (2010/10/29 ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'16'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 02
		dt	b'00011100'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 03
		dt	b'00101100'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'00111100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'10001101'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 06
		dt	b'10011101'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 07
		dt	b'10101101'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 08
		dt	b'10111101'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 09
		dt	b'00001110'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 10
		dt	b'00011110'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 11
		dt	b'00101110'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 12
		dt	b'00111110'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 13
		dt	b'10001111'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 14
		dt	b'10011111'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 15
		dt	b'10101111'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 16
		dt	b'10110011'	;
		dt	b'00000001'	;

ic7427			; Triple 3-Input NOR Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,LS check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'8'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'10001100'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'00010000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 03
		dt	b'00100001'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 04
		dt	b'00110001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'01000010'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 06
		dt	b'01010010'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 07
		dt	b'01100011'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 08
		dt	b'01110011'	;
		dt	b'00000001'	;

ic7430			; 8-Input NAND Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00001000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'10'		;チェックデータ個数

		dt	b'11100000'	;チェックデータ 01
		dt	b'11000111'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 02
		dt	b'11001111'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'11001111'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'11001111'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 05
		dt	b'11001110'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 06
		dt	b'11001101'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 07
		dt	b'11001011'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 08
		dt	b'10001111'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 09
		dt	b'01001111'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 10
		dt	b'00001000'	;
		dt	b'00000000'	;

ic7432			; Quad 2-Input OR Gate
			; (2010/10/12 data 確認) (2010/10/29 HC,ALS,LS check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'11011101'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 03
		dt	b'01101110'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 04
		dt	b'11111111'	;
		dt	b'00000001'	;

ic7442			; BCD-to-Decimal Decoder
			; (2010/10/12 data 確認) (2010/10/29 HC,ST check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'16'		;チェックデータ個数

		dt	b'11100000'	;チェックデータ 01	0
		dt	b'00111111'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 02	1
		dt	b'00111111'	;
		dt	b'00000010'	;

		dt	b'10110000'	;チェックデータ 03	2
		dt	b'00111111'	;
		dt	b'00000001'	;

		dt	b'01110000'	;チェックデータ 04	3
		dt	b'00111111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 05	4
		dt	b'10111110'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 06	5
		dt	b'10111101'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 07	6
		dt	b'10111011'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 08	7
		dt	b'10110111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 09	8
		dt	b'01101111'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 10	9
		dt	b'01011111'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 11	10  (Invalid)
		dt	b'01111111'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 12	11  (Invalid)
		dt	b'01111111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 13	12  (Invalid)
		dt	b'11111111'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 14	13  (Invalid)
		dt	b'11111111'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 15	14  (Invalid)
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 16	15  (Invalid)
		dt	b'11111111'	;
		dt	b'00000011'	;

ic7446	;(+ rep)	; BCD-to-7 Segment Decoder/Driver (O.C.30V) STD
			; (2010/10/13 data 確認)
ic7447	;(+ rep)	; BCD-to-7 Segment Decoder/Driver (O.C.15V)
			; (2010/10/13 data 確認) (2010/10/29 LS check 確認)
ic7448	;(+ inv + spc)	; BCD-to-7 Segment Decoder/Driver (2KΩ P.U.)
			; (2010/10/13 data 確認) (2010/10/29 ST check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'20'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	dummy
		dt	b'00000000'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定 (+ spc: チェックをパス)  7448

		dt	b'00010000'	;bit4=1: 拡張データ変更(PULL-UP)指定           7446,7

		dt	b'11000000'	;チェックデータ 02	0
		dt	b'00000001'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 03	1
		dt	b'10011100'	;
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 04	2
		dt	b'00100000'	;
		dt	b'00000010'	;

		dt	b'11010000'	;チェックデータ 05	3
		dt	b'00001100'	;
		dt	b'00000010'	;

		dt	b'11100000'	;チェックデータ 06	4
		dt	b'10011000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 07	5
		dt	b'01001100'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 08	6
		dt	b'11000000'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 09	7
		dt	b'00011100'	;
		dt	b'00000011'	;

		dt	b'11000000'	;チェックデータ 10	8
		dt	b'00000010'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 11	9
		dt	b'00011110'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 12	10
		dt	b'11100010'	;
		dt	b'00000010'	;

		dt	b'11010000'	;チェックデータ 13	11
		dt	b'11001110'	;
		dt	b'00000010'	;

		dt	b'11100000'	;チェックデータ 14	12
		dt	b'10111010'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 15	13
		dt	b'01101110'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 16	14
		dt	b'11100010'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 17	15
		dt	b'11111110'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 18	BI
		dt	b'11111000'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 19	RBI
		dt	b'11111000'	;
		dt	b'00000011'	;

		dt	b'10000000'	;チェックデータ 20	LT
		dt	b'00000000'	;
		dt	b'00000000'	;

ic7451			; Dual 2-Wide 2(3)-Input AND-OR-INVERT Gate
			; (2010/10/13 data 確認) (2010/10/29 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'11'		;チェックデータ個数

		dt	b'11100000'	;チェックデータ 01
		dt	b'10000000'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'01110011'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'11101100'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'11011101'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'10111110'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 06
		dt	b'01101100'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 07
		dt	b'01011101'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 08
		dt	b'00111110'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 09
		dt	b'11101100'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 10
		dt	b'11011101'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 11
		dt	b'10111110'	;
		dt	b'00000000'	;

ic7451n			; Dual 2-Wide 2-Input AND-OR-INVERT Gate
			; (2010/10/13 data 確認)	03-07 NG

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'07'		;チェックデータ個数

		dt	b'11100000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'00110011'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 05
		dt	b'00001100'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 06
		dt	b'00011101'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 07
		dt	b'00101110'	;
		dt	b'00000000'	;

ic7472			; AND-Gated J-K Master-Slave Flip-Flop (with Preset and Clear)
			; (2010/10/13 data 確認) (2010/10/29 ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'10000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'9'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01
		dt	b'00001000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'00000100'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 04	J=0,K=1
		dt	b'01110100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'11000000'	;チェックデータ 05	J=1,K=0
		dt	b'00001011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'11000000'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'01110111'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'01000000'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00000100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'11000000'	;チェックデータ 08	J=1,K=1	(Toggle)
		dt	b'01111011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'01000000'	;チェックデータ 09	J=0,K=0	(No Change)
		dt	b'00001000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

ic7473			; Dual J-K Flip-Flops (with Clear)
			; (2010/10/14 data 確認) (2010/10/29 HC check 確認)

		dt	pin14x + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 7, 6, 5, 3, 2, 1,--  ;入出力割当
		dt	b'00011011'	;RC --,--,14,13,12,10, 9, 8
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00010010'	;RB --, 7, 6, 5, 3, 2, 1,--  ;Clock Pin
		dt	b'00000000'	;RC --,--,14,13,12,10, 9, 8
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'7'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'00111110'	;チェックデータ 02	J=0,K=1
		dt	b'00010101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01110110'	;チェックデータ 03	J=1,K=0
		dt	b'00101010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 04	J=1,K=1	(Toggle)
		dt	b'00110101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 05	J=0,K=0	(No Change)
		dt	b'00010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'00101110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00001010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7473n			; Dual J-K Flip-Flops (with Clear)
			; (2010/10/14 data 確認)

		dt	pin14x + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 7, 6, 5, 3, 2, 1,--  ;入出力割当
		dt	b'00011011'	;RC --,--,14,13,12,10, 9, 8
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00010010'	;RB --, 7, 6, 5, 3, 2, 1,--  ;Clock Pin
		dt	b'00000000'	;RC --,--,14,13,12,10, 9, 8
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'7'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'00101100'	;チェックデータ 02	J=0,K=1
		dt	b'00010101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'01100100'	;チェックデータ 03	J=1,K=0
		dt	b'00101010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'01101100'	;チェックデータ 04	J=1,K=1	(Toggle)
		dt	b'00110101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'00100100'	;チェックデータ 05	J=0,K=0	(No Change)
		dt	b'00010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'01101100'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'00101110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'00100100'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00001010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

ic7473x			; Dual J-K Flip-Flops (with Clear)
			; (2010/10/14 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 7, 6, 5, 3, 2, 1,--  ;入出力割当
		dt	b'00011011'	;RC --,--,14,13,12,10, 9, 8
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00010010'	;RB --, 7, 6, 5, 3, 2, 1,--  ;Clock Pin
		dt	b'00000000'	;RC --,--,14,13,12,10, 9, 8
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'7'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'00111110'	;チェックデータ 02	J=0,K=1
		dt	b'00010101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01110110'	;チェックデータ 03	J=1,K=0
		dt	b'00101010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 04	J=1,K=1	(Toggle)
		dt	b'00110101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 05	J=0,K=0	(No Change)
		dt	b'00010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'00101110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00001010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7474			; Dual D-Type Flip-Flop (with Preset and Clear)
			; (2010/10/14 data 確認) (2010/10/29 HC,LS,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00011110'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'01000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'7'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01	(Preset)
		dt	b'00010010'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 02	(Clear)
		dt	b'00101101'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00011110'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10110011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 05	(No Change)
		dt	b'10110011'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 06
		dt	b'00101101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 07	(No Change)
		dt	b'00101101'	;
		dt	b'00000001'	;

ic7475			; Quad Bistable Latche
			; (2010/10/14 data 確認) (2010/10/30 HC,LS check 確認)

		dt	pin16x + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'01000001'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'01110111'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'4'		;チェックデータ個数

		dt	b'01001001'	;チェックデータ 01
		dt	b'00011100'	;
		dt	b'00000000'	;

		dt	b'01000001'	;チェックデータ 02	(No Change)
		dt	b'00010100'	;
		dt	b'00000000'	;

		dt	b'00111110'	;チェックデータ 03
		dt	b'01101011'	;
		dt	b'00000000'	;

		dt	b'00110110'	;チェックデータ 04	(No Change)
		dt	b'01100011'	;
		dt	b'00000000'	;

ic7475x			; Quad Bistable Latche
			; (2010/10/14 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'01000001'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'01110111'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'4'		;チェックデータ個数

		dt	b'01001001'	;チェックデータ 01
		dt	b'00011100'	;
		dt	b'00000000'	;

		dt	b'01000001'	;チェックデータ 02	(No Change)
		dt	b'00010100'	;
		dt	b'00000000'	;

		dt	b'00111110'	;チェックデータ 03
		dt	b'01101011'	;
		dt	b'00000000'	;

		dt	b'00110110'	;チェックデータ 04	(No Change)
		dt	b'01100011'	;
		dt	b'00000000'	;

ic7476			; Dual J-K Flip-Flop (with Preset and Clear)
			; (2010/10/14 data 確認)

		dt	pin16y + atn + ivd	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*要 GND Pin 変更)
		dt	b'00000000'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00110110'	;RC --,16,15,14,12,11,10, 9
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00010001'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'00000000'	;RC --,16,15,14,12,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'9'		;チェックデータ個数

		dt	b'01000100'	;チェックデータ 01	(Preset)
		dt	b'00100100'	;
		dt	b'00000000'	;

		dt	b'00100010'	;チェックデータ 02	(Clear)
		dt	b'00010010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00110110'	;
		dt	b'00000000'	;

		dt	b'01110111'	;チェックデータ 04	J=0,K=1
		dt	b'01011010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111111'	;チェックデータ 05	J=1,K=0
		dt	b'00100101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111111'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'01011011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01110111'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111111'	;チェックデータ 08	J=1,K=1	(Toggle)
		dt	b'01101101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01110111'	;チェックデータ 09	J=0,K=0	(No Change)
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7476x			; Dual J-K Flip-Flop (with Preset and Clear)
			; (2010/10/14 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'00000000'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00110110'	;RC --,16,15,14,12,11,10, 9
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00010001'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'00000000'	;RC --,16,15,14,12,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'9'		;チェックデータ個数

		dt	b'01000100'	;チェックデータ 01	(Preset)
		dt	b'00100100'	;
		dt	b'00000000'	;

		dt	b'00100010'	;チェックデータ 02	(Clear)
		dt	b'00010010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00110110'	;
		dt	b'00000000'	;

		dt	b'01110111'	;チェックデータ 04	J=0,K=1
		dt	b'01011010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111111'	;チェックデータ 05	J=1,K=0
		dt	b'00100101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111111'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'01011011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01110111'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111111'	;チェックデータ 08	J=1,K=1	(Toggle)
		dt	b'01101101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01110111'	;チェックデータ 09	J=0,K=0	(No Change)
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7477			; 4-Bit Bistable Latch
			; (2010/10/14 data 確認) (2010/10/29 HC check 確認)

		dt	pin14x + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 7, 6, 5, 3, 2, 1,--  ;入出力割当
		dt	b'00110011'	;RC --,--,14,13,12,10, 9, 8
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'4'		;チェックデータ個数

		dt	b'00001000'	;チェックデータ 01
		dt	b'00001000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	(No Change)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00111110'	;チェックデータ 03
		dt	b'00111011'	;
		dt	b'00000000'	;

		dt	b'00110110'	;チェックデータ 04	(No Change)
		dt	b'00110011'	;
		dt	b'00000000'	;

ic7477x			; 4-Bit Bistable Latch
			; (2010/10/14 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 7, 6, 5, 3, 2, 1,--  ;入出力割当
		dt	b'00110011'	;RC --,--,14,13,12,10, 9, 8
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'4'		;チェックデータ個数

		dt	b'00001000'	;チェックデータ 01
		dt	b'00001000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	(No Change)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00111110'	;チェックデータ 03
		dt	b'00111011'	;
		dt	b'00000000'	;

		dt	b'00110110'	;チェックデータ 04	(No Change)
		dt	b'00110011'	;
		dt	b'00000000'	;

ic7478			; Dual J-K Flip-Flop (with Preset, Common Clear, and Common Clock)
			; (2010/10/14 data 確認) (2010/10/29 HC check 確認)

		dt	pin14x + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 7, 6, 5, 3, 2, 1,--  ;入出力割当
		dt	b'00011011'	;RC --,--,14,13,12,10, 9, 8
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000010'	;RB --, 7, 6, 5, 3, 2, 1,--  ;Clock Pin
		dt	b'00000000'	;RC --,--,14,13,12,10, 9, 8
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'9'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01	(Preset)
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'00100100'	;チェックデータ 02	(Clear)
		dt	b'00001010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00011011'	;
		dt	b'00000000'	;

		dt	b'01110110'	;チェックデータ 04	J=0,K=1
		dt	b'00101010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00111110'	;チェックデータ 05	J=1,K=0
		dt	b'00010101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'00101110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00001010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 08	J=1,K=1	(Toggle)
		dt	b'00110101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 09	J=0,K=0	(No Change)
		dt	b'00010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7478x			; Dual J-K Flip-Flop (with Preset, Common Clear, and Common Clock)
			; (2010/10/14 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 7, 6, 5, 3, 2, 1,--  ;入出力割当
		dt	b'00011011'	;RC --,--,14,13,12,10, 9, 8
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000010'	;RB --, 7, 6, 5, 3, 2, 1,--  ;Clock Pin
		dt	b'00000000'	;RC --,--,14,13,12,10, 9, 8
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'9'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01	(Preset)
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'00100100'	;チェックデータ 02	(Clear)
		dt	b'00001010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00011011'	;
		dt	b'00000000'	;

		dt	b'01110110'	;チェックデータ 04	J=0,K=1
		dt	b'00101010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00111110'	;チェックデータ 05	J=1,K=0
		dt	b'00010101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'00101110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00001010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01111110'	;チェックデータ 08	J=1,K=1	(Toggle)
		dt	b'00110101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00110110'	;チェックデータ 09	J=0,K=0	(No Change)
		dt	b'00010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7483			; 4-Bit Binary Full Adder (with Fast Carry)

		dt	pin16x + atn + ivd	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00010010'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00111001'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'1'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

ic7483x			; 4-Bit Binary Full Adder (with Fast Carry)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'00010010'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00111001'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'1'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

ic7485			; 4-Bit Magnitude Comparator
			; (2010/10/14 data 確認) (2010/10/30 LS check 確認)
ic4063	;(+ spc)	; 4-Bit Magnitude Comparator
			; (2010/10/14 data 確認) (2010/10/30 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'13'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	A3 > B3
		dt	b'00000001'	;
		dt	b'00000010'	;

		dt	b'00010000'	;チェックデータ 02	A3 < B3
		dt	b'00000100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03	A2 > B2
		dt	b'10000001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04	A2 < B2
		dt	b'00000100'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 05	A1 > B1
		dt	b'01000001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 06	A1 < B1
		dt	b'00100100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 07	A0 > B0
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 08	A0 < B0
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 09	Cascade
		dt	b'00000101'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定 (+ spc: チェックをパス)	4063

		dt	b'00001000'	;bit3=1: チェック続行指定			7485

		dt	b'00100000'	;チェックデータ 10	Cascade A < B
		dt	b'00000100'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 11	Cascade A > B
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 12	Cascade A <> B
		dt	b'00000000'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定 (+ spc: チェックをパス)	4063

		dt	b'00001000'	;bit3=1: チェック続行指定			7485

		dt	b'01000000'	;チェックデータ 13	Cascade A = B
		dt	b'00000010'	;
		dt	b'00000000'	;

ic7486			; Quad 2-Input Exclusive-OR Gate	
			; (2010/10/14 data 確認) (2010/10/29 HS,LS,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 02
		dt	b'01101110'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'11011101'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10110011'	;
		dt	b'00000001'	;

ic7490			; Decade Counter	; (Pin 1-12 をジャンパ)
			; (2010/10/14 data 確認)	NG 1,4-12

		dt	pin14y + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00011110'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'01000000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'12'		;チェックデータ個数

		dt	b'00110000'	;チェックデータ 01	(9 Reset)
		dt	b'00011000'	;
		dt	b'00000000'	;

		dt	b'00100110'	;チェックデータ 02	(0 Reset)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00010110'	;チェックデータ 03	(0 Reset)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04	1	QA=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 05	2	QB=1
		dt	b'01000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 06	3	QA,B=1
		dt	b'01010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 07	4	QC=1
		dt	b'01000010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 08	5	QA,C=1	
		dt	b'01010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 09	6	QB,C=1
		dt	b'01000110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 10	7	QA,B,C=1
		dt	b'01010110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 11	8	QD=1
		dt	b'01001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 12	9	QA,D=1
		dt	b'01011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7490x			; Decade Counter	; (Pin 1-12 をジャンパ)
			; (2010/10/14 data 確認)	NG 1,4-12

		dt	pin24 + atn + ivd	;ＩＣピン数(特殊 Vcc Pin)   ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00011110'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'01000000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'12'		;チェックデータ個数

ic7491			; 8-Bit Shift Register
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin14y + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'01100000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'00000100'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'7'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	QH=0,-QH=1
		dt	b'01001000'	;			A=0
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'00000000'	;チェックデータ 02	QH=0,-QH=1
		dt	b'01011000'	;			A,B=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 03	QH=0,-QH=1
		dt	b'01010000'	;			B=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	QH=0,-QH=1
		dt	b'01011000'	;			A,B=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	QH=1,-QH=0
		dt	b'00110000'	;			B=0
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'05'

		dt	b'00000000'	;チェックデータ 06	QH=0,-QH=1
		dt	b'01011000'	;			A,B=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	QH=1,-QH=0
		dt	b'00101000'	;			A=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic7491x			; 8-Bit Shift Register
			; (2010/10/17 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'01100000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'00000100'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'7'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	QH=0,-QH=1
		dt	b'01001000'	;			A=0
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'00000000'	;チェックデータ 02	QH=0,-QH=1
		dt	b'01011000'	;			A,B=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 03	QH=0,-QH=1
		dt	b'01010000'	;			B=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	QH=0,-QH=1
		dt	b'01011000'	;			A,B=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	QH=1,-QH=0
		dt	b'00110000'	;			B=0
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'05'

		dt	b'00000000'	;チェックデータ 06	QH=0,-QH=1
		dt	b'01011000'	;			A,B=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	QH=1,-QH=0
		dt	b'00101000'	;			A=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic7492			; Divied By-Twelve Counter	; (Pin 1-12 をジャンパ)
			; (2010/10/15 data 確認)	NG 2-12

		dt	pin14y + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00011110'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'01000000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'12'		;チェックデータ個数

		dt	b'00110000'	;チェックデータ 01	(Reset)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	1	QA=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 03	2	QB=1
		dt	b'01001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 04	3	QA,B=1
		dt	b'01011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 05	4	QC=1
		dt	b'01000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 06	5	QA,C=1
		dt	b'01010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 07	6	QD=1	
		dt	b'01000010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 08	7	QA,D=1
		dt	b'01010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 09	8	QB,D=1
		dt	b'01001010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 10	9	QA,B,D=1
		dt	b'01011010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 11	10	QC,D=1
		dt	b'01000110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 12	11	QA,C,D=1
		dt	b'01010110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7492x			; Divied By-Twelve Counter	; (Pin 1-12 をジャンパ)
			; (2010/10/15 data 確認)	NG 2-12

		dt	pin24 + atn + ivd	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00011110'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'01000000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'12'		;チェックデータ個数

ic7493			; 4-Bit Binary Counter	; (Pin 1-12 をジャンパ)
			; (2010/10/15 data 確認)	NG 2-16

		dt	pin14y + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00011110'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'01000000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'16'		;チェックデータ個数

		dt	b'00000110'	;チェックデータ 01	(Reset)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	1	QA=1
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 03	2	QB=1
		dt	b'00000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	3	QA,B=1
		dt	b'00010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	4	QC=1
		dt	b'00000010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06	5	QA,C=1
		dt	b'00010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	6	QB,C=1
		dt	b'00000110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	7	QA,B,C=1
		dt	b'00010110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 09	8	QD=1
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10	9	QA,D=1
		dt	b'00011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 11	10	QB,D=1
		dt	b'00001100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	11	QA,B,D=1
		dt	b'00011100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13	12	QC,D=1
		dt	b'00001010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14	13	QA,C,D=1
		dt	b'00011010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 15	14	QB,C,D=1
		dt	b'00001110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 16	15	QA,B,C,D=1
		dt	b'00011110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic7493x			; 4-Bit Binary Counter	; (Pin 1-12 をジャンパ)
			; (2010/10/15 data 確認)	NG 2-16

		dt	pin24 + atn + ivd	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00011110'	;RC --,14,13,12,11, 9, 8,--
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --,--, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'01000000'	;RC --,14,13,12,11, 9, 8,--
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'16'		;チェックデータ個数

ic7495			; 4-Bit Parallel Access Shift Register	; (Left Shift) は Pin 接続を要するため省略
			; (2010/10/17 data 確認) チェックデータ 02 ???	NG 4,5

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'11100000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000001'	;RD CK,--,--,--,--,--,--,13
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'7'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Parallel Load)	QA,C=1
		dt	b'01001101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10000000'	;?;チェックデータ 02	(Parallel Load)	QB,C=1
		dt	b'11001101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'01000000'	;RD --,SP,--,--,--,--,--,13
					;bit6=1: 特殊処理指定
		dt	b'00000010'	;bit1=1: クロック入力ピンの変更指定

		dt	b'00100000'	;チェックデータ 04	(Right Shift)	QA,C,D=1
		dt	b'01110000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 05	(Right Shift)	QB,D=1
		dt	b'10110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 06	(Right Shift)	QC=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 07	(Right Shift)	QA,D=1
		dt	b'00110000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic7496			; 5-Bit Shift Register
			; (2010/10/17 data 確認) (2010/10/29 LS check 確認)

		dt	pin16x + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'00000000'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00111110'	;RC --,16,15,14,13,11,10, 9
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000001'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'00000000'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'14'		;チェックデータ個数

		dt	b'00111110'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03	(Shift)		QA=1
		dt	b'01100001'	;			SER=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	(Shift)		QB=1
		dt	b'01010000'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	(Shift)		QC=1
		dt	b'01001000'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06	(Shift)		QD=1
		dt	b'01000100'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	(Shift)		QE=1
		dt	b'01000010'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	(Shift)		QA-E=0
		dt	b'01000000'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010110'	;チェックデータ 09	(Preset)	QA,B,D=1
		dt	b'01110100'	;			PRE=1,A,B,D=1
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 10	(Shift)		QB,C,E=1
		dt	b'01011010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 11	(Shift)		QC,D=1
		dt	b'01001100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	(Shift)		QD,E=1
		dt	b'01000110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13	(Shift)		QE=1
		dt	b'01000010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14	(Shift)		QA-E=0
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic7496x			; 5-Bit Shift Register
			; (2010/10/17 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'00000000'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'00111110'	;RC --,16,15,14,13,11,10, 9
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000001'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;Clock Pin
		dt	b'00000000'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'14'		;チェックデータ個数

		dt	b'00111110'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03	(Shift)		QA=1
		dt	b'01100001'	;			SER=1
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	(Shift)		QB=1
		dt	b'01010000'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	(Shift)		QC=1
		dt	b'01001000'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06	(Shift)		QD=1
		dt	b'01000100'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	(Shift)		QE=1
		dt	b'01000010'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	(Shift)		QA-E=0
		dt	b'01000000'	;			SER=0
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010110'	;チェックデータ 09	(Preset)	QA,B,D=1
		dt	b'01110100'	;			PRE=1,A,B,D=1
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 10	(Shift)		QB,C,E=1
		dt	b'01011010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 11	(Shift)		QC,D=1
		dt	b'01001100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	(Shift)		QD,E=1
		dt	b'01000110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13	(Shift)		QE=1
		dt	b'01000010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14	(Shift)		QA-E=0
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74107			; Dual J-K Flip-Flop (with Clear)
			; (2010/10/15 data 確認) (2010/10/29 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000110'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'10010000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'7'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Clear)
		dt	b'00000100'	;			Q=0,-Q=1
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02	J=0,K=1
		dt	b'11110101'	;			Q=0,-Q=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 03	J=1,K=0
		dt	b'10111010'	;			Q=1,-Q=0
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01100000'	;チェックデータ 04	J=1,K=1	(Toggle)
		dt	b'11111101'	;			Q=0,-Q=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01000000'	;チェックデータ 05	J=0,K=0	(No Change)
		dt	b'10110100'	;			Q=0,-Q=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'11111011'	;			Q=1,-Q=0
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10000000'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'10110010'	;			Q=1,-Q=0
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74107n		; Dual J-K Flip-Flop (with Clear)
			; (2010/10/15 data 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000110'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'10010000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'7'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Clear)
		dt	b'00000100'	;			Q=0,-Q=1
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02	J=0,K=1
		dt	b'01100101'	;			Q=0,-Q=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'10100000'	;チェックデータ 03	J=1,K=0
		dt	b'00101010'	;			Q=1,-Q=0
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'01100000'	;チェックデータ 04	J=1,K=1	(Toggle)
		dt	b'01101101'	;			Q=0,-Q=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'01000000'	;チェックデータ 05	J=0,K=0	(No Change)
		dt	b'00100100'	;			Q=0,-Q=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'10100000'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'01101011'	;			Q=1,-Q=0
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

		dt	b'10000000'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00100010'	;			Q=1,-Q=0
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive pulse 指定

ic74108			; Dual J-K Flip-Flop (with Preset, Common Clear, and Common Clock)
			; (2010/10/16 data 確認) (2010/10/30 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000110'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'9'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Preset)
		dt	b'10000100'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 02	(Clear)
		dt	b'00100010'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 03
		dt	b'00000110'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 04	J=0,K=1
		dt	b'10111010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01000000'	;チェックデータ 05	J=1,K=0
		dt	b'11110101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'11111011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10000000'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'10110010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01100000'	;チェックデータ 08	J=1,K=1	(Toggle)
		dt	b'11111101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01000000'	;チェックデータ 09	J=0,K=0	(No Change)
		dt	b'10110100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74109			; Dual J-K Flip-Flop (with Preset and Clear)
			; (2010/10/16 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00011110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'01000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'9'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01	(Preset)
		dt	b'00010010'	;
		dt	b'00000010'	;

		dt	b'00000000'	;チェックデータ 02	(Clear)
		dt	b'00101101'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00011110'	;
		dt	b'00000000'	;

		dt	b'00010000'	;チェックデータ 04	J=0,K=0
		dt	b'00101101'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01110000'	;チェックデータ 05	J=1,K=1
		dt	b'10110011'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 06	J=1,K=0	(Toggle)
		dt	b'00101101'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010000'	;チェックデータ 07	J=0,K=1	(No Change)
		dt	b'10101101'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 08	J=1,K=0	(Toggle)
		dt	b'00110011'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010000'	;チェックデータ 09	J=0,K=1	(No Change)
		dt	b'10110011'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74112			; Dual J-K Flip-Flop (with Preset and Clear)
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'10000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'9'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Preset)
		dt	b'00001001'	;
		dt	b'00000011'	;

		dt	b'10000000'	;チェックデータ 02	(Clear)
		dt	b'00010110'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00001111'	;
		dt	b'00000000'	;

		dt	b'10110000'	;チェックデータ 04	J=0,K=1
		dt	b'11010110'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11010000'	;チェックデータ 05	J=1,K=0
		dt	b'10111001'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11110000'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'11110110'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10010000'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'10010110'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11110000'	;チェックデータ 08	J=1,K=1	(Toggle)
		dt	b'11111001'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10010000'	;チェックデータ 09	J=0,K=0	(No Change)
		dt	b'10011001'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74113			; Dual J-K Flip-Flop (with Preset)
			; (2010/10/16 data 確認) (2010/10/30 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00011110'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'7'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Preset)
		dt	b'00010010'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 02	J=0,K=1
		dt	b'10101101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 03	J=1,K=0
		dt	b'01110011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11100000'	;チェックデータ 04	J=1,K=1	(Toggle)
		dt	b'11101101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 05	J=0,K=0	(No Change)
		dt	b'00101101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11100000'	;チェックデータ 06	J=1,K=1	(Toggle)
		dt	b'11110011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 07	J=0,K=0	(No Change)
		dt	b'00110011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74125	;(+ ext)	; Quad Bus Buffer Gate (with 3-state outputs)
			; (2010/10/16 data 確認) (2010/10/29 HC,LS,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'2'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 02
		dt	b'11011110'	;
		dt	b'00000000'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00100000'	;拡張チェックデータ 01
		dt	b'00100001'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'10100000'	;拡張チェックデータ 02
		dt	b'01101101'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

ic74126	;(+ ext)	; Quad Bus Buffer Gate (with 3-state outputs)
			; (2010/10/16 data 確認) (2010/10/29 HC,LS,ST check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'2'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01
		dt	b'00100001'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 02
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10000000'	;拡張チェックデータ 02
		dt	b'01001100'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic74131			; 3-to-8 Line Decoder/Demultiplexer (with Edge-Triggered Address Registers)
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'11'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'11111100'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 03	Y0
		dt	b'11111110'	; (CK=01)
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04	Y1
		dt	b'11111110'	; (CK=02)
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 05	Y2
		dt	b'01111110'	; (CK=03)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 06	Y3
		dt	b'10111110'	; (CK=04)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 07	Y4
		dt	b'11011110'	; (CK=05)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010000'	;チェックデータ 08	Y5
		dt	b'11101110'	; (CK=06)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 09	Y6
		dt	b'11110110'	; (CK=07)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01110000'	;チェックデータ 10	Y7
		dt	b'11111010'	; (CK=08)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 11	
		dt	b'11111010'	;
		dt	b'00000011'	;

ic74133			; 13-Input NAND Gate
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'14'		;チェックデータ個数

		dt	b'11110000'	;チェックデータ 01
		dt	b'11110111'	;
		dt	b'00000011'	;

		dt	b'11100000'	;チェックデータ 02
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 03
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'10110000'	;チェックデータ 04
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'01110000'	;チェックデータ 05
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 06
		dt	b'11111110'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 07
		dt	b'11111101'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 08
		dt	b'11111011'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 09
		dt	b'11101111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 10
		dt	b'11011111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 11
		dt	b'10111111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 12
		dt	b'01111111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 13
		dt	b'11111111'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 14
		dt	b'11111111'	;
		dt	b'00000001'	;

ic74137			; 3-to-8 Line Decoder/Demultiplexer (with Address Latch)
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)
ic74237	;(+ inv)	; 3-to-8 Line Decoder/Demultiplexer (with Address Latch)
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'11'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'11111100'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 03	Y0
		dt	b'11111110'	;
		dt	b'00000001'	;

		dt	b'00010000'	;チェックデータ 04	Y1
		dt	b'11111110'	;
		dt	b'00000010'	;

		dt	b'00100000'	;チェックデータ 05	Y2
		dt	b'01111110'	;
		dt	b'00000011'	;

		dt	b'00110000'	;チェックデータ 06	Y3
		dt	b'10111110'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 07	Y4
		dt	b'11011110'	;
		dt	b'00000011'	;

		dt	b'01010000'	;チェックデータ 08	Y5
		dt	b'11101110'	;
		dt	b'00000011'	;

		dt	b'01100000'	;チェックデータ 09	Y6
		dt	b'11110110'	;
		dt	b'00000011'	;

		dt	b'01110000'	;チェックデータ 10	Y7
		dt	b'11111010'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 11
		dt	b'11111010'	;Outputs corresponding to stored address L; all others H
		dt	b'00000011'	;

ic74138			; 3-to-8 Line Decoder/Demultiplexer
			; (2010/10/16 data 確認) (2010/10/29 AC,HC,LS check 確認)
ic74238	;(+ inv)	; 3-to-8 Line Decoder/Demultiplexer
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'11'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'10000000'	;チェックデータ 02
		dt	b'11111110'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'11111100'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 04	Y0
		dt	b'11111110'	;
		dt	b'00000001'	;

		dt	b'00010000'	;チェックデータ 05	Y1
		dt	b'11111110'	;
		dt	b'00000010'	;

		dt	b'00100000'	;チェックデータ 06	Y2
		dt	b'01111110'	;
		dt	b'00000011'	;

		dt	b'00110000'	;チェックデータ 07	Y3
		dt	b'10111110'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 08	Y4
		dt	b'11011110'	;
		dt	b'00000011'	;

		dt	b'01010000'	;チェックデータ 09	Y5
		dt	b'11101110'	;
		dt	b'00000011'	;

		dt	b'01100000'	;チェックデータ 10	Y6
		dt	b'11110110'	;
		dt	b'00000011'	;

		dt	b'01110000'	;チェックデータ 11	Y7
		dt	b'11111010'	;
		dt	b'00000011'	;

ic74139			; Dual 2-to-4 Line Decoder
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'5'		;チェックデータ個数

		dt	b'10010000'	;チェックデータ 01
		dt	b'01111111'	;
		dt	b'00000010'	;

		dt	b'00000000'	;チェックデータ 02	Y0
		dt	b'00111111'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 03	Y1
		dt	b'01011110'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 04	Y2
		dt	b'11101101'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 05	Y3
		dt	b'11110011'	;
		dt	b'00000001'	;

ic74141	;(+ rep)	; BCD-to-Decimal Decoder/Driver	
			; (2010/10/16 data 確認) (2010/10/29 ST check 確認)

		dt	pin16x + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定
		dt	b'01000011'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'01111111'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'17'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	Dummy
		dt	b'00000000'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定

		dt	b'00010000'	;bit4=1: 拡張データ変更(PULL-UP)指定

		dt	b'01000011'	;チェックデータ 02	0
		dt	b'00111111'	;
		dt	b'00000000'	;

		dt	b'01000111'	;チェックデータ 03	1
		dt	b'01011111'	;
		dt	b'00000000'	;

		dt	b'00010011'	;チェックデータ 04	2
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01010111'	;チェックデータ 05	3
		dt	b'01111110'	;
		dt	b'00000000'	;

		dt	b'01100011'	;チェックデータ 06	4
		dt	b'01110111'	;
		dt	b'00000000'	;

		dt	b'01100111'	;チェックデータ 07	5
		dt	b'01101111'	;
		dt	b'00000000'	;

		dt	b'01110011'	;チェックデータ 08	6
		dt	b'01111011'	;
		dt	b'00000000'	;

		dt	b'01110111'	;チェックデータ 09	7
		dt	b'01111101'	;
		dt	b'00000000'	;

		dt	b'01001010'	;チェックデータ 10	8
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01001101'	;チェックデータ 11	9
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01011011'	;チェックデータ 12	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01011111'	;チェックデータ 13	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01101011'	;チェックデータ 14	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01101111'	;チェックデータ 15	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01111011'	;チェックデータ 16	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01111111'	;チェックデータ 17	None
		dt	b'01111111'	;
		dt	b'00000000'	;

ic74141x ;(+ rep)	; BCD-to-Decimal Decoder/Driver	
			; (2010/10/16 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin)    ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'01000011'	;RB --, 8, 7, 6, 4, 3, 2, 1  ;入出力割当
		dt	b'01111111'	;RC --,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'17'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	Dummy
		dt	b'00000000'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定

		dt	b'00010000'	;bit4=1: 拡張データ変更(PULL-UP)指定

		dt	b'01000011'	;チェックデータ 02	0
		dt	b'00111111'	;
		dt	b'00000000'	;

		dt	b'01000111'	;チェックデータ 03	1
		dt	b'01011111'	;
		dt	b'00000000'	;

		dt	b'00010011'	;チェックデータ 04	2
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01010111'	;チェックデータ 05	3
		dt	b'01111110'	;
		dt	b'00000000'	;

		dt	b'01100011'	;チェックデータ 06	4
		dt	b'01110111'	;
		dt	b'00000000'	;

		dt	b'01100111'	;チェックデータ 07	5
		dt	b'01101111'	;
		dt	b'00000000'	;

		dt	b'01110011'	;チェックデータ 08	6
		dt	b'01111011'	;
		dt	b'00000000'	;

		dt	b'01110111'	;チェックデータ 09	7
		dt	b'01111101'	;
		dt	b'00000000'	;

		dt	b'01001010'	;チェックデータ 10	8
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01001101'	;チェックデータ 11	9
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01011011'	;チェックデータ 12	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01011111'	;チェックデータ 13	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01101011'	;チェックデータ 14	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01101111'	;チェックデータ 15	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01111011'	;チェックデータ 16	None
		dt	b'01111111'	;
		dt	b'00000000'	;

		dt	b'01111111'	;チェックデータ 17	None
		dt	b'01111111'	;
		dt	b'00000000'	;

ic74147			; 10-to-4 Line Priority Encoder
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'10'		;チェックデータ個数

		dt	b'11110000'	;チェックデータ 01
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 02	9
		dt	b'00000110'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03	8
		dt	b'00011110'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04	7
		dt	b'00010001'	;
		dt	b'00000001'	;

		dt	b'10000000'	;チェックデータ 05	6
		dt	b'00011001'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 06	5
		dt	b'00010101'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 07	4
		dt	b'00011101'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 08	3
		dt	b'00010011'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 09	2
		dt	b'10011011'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 10	1
		dt	b'11010111'	;
		dt	b'00000001'	;

ic74148			; 8-to-3 Line Priority Encoder
			; (2010/10/16 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00001111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 02
		dt	b'11111110'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 03	7
		dt	b'00000000'	;
		dt	b'00000010'	;

		dt	b'10000000'	;チェックデータ 04	6
		dt	b'00001000'	;
		dt	b'00000010'	;

		dt	b'11000000'	;チェックデータ 05	5
		dt	b'00000100'	;
		dt	b'00000010'	;

		dt	b'11100000'	;チェックデータ 06	4
		dt	b'00001100'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 07	3
		dt	b'00000010'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 08	2
		dt	b'10001010'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 09	1
		dt	b'11000110'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 10	0
		dt	b'11101110'	;
		dt	b'00000010'	;

ic74149			; 8-to-8 Line Priority Encoder
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00001111'	;RD --,--,--,--,19,18,17,16
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'11111100'	;
		dt	b'00001111'	;

		dt	b'11111100'	;チェックデータ 02
		dt	b'11111011'	;
		dt	b'00001111'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'11100000'	;
		dt	b'00001111'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'11010010'	;
		dt	b'00001111'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'10110011'	;
		dt	b'00001111'	;

		dt	b'10000000'	;チェックデータ 06
		dt	b'01110011'	;
		dt	b'00001111'	;

		dt	b'11000000'	;チェックデータ 07
		dt	b'11110011'	;
		dt	b'00001110'	;

		dt	b'11100000'	;チェックデータ 08
		dt	b'11110011'	;
		dt	b'00001101'	;

		dt	b'11110000'	;チェックデータ 09
		dt	b'11110011'	;
		dt	b'00001011'	;

		dt	b'11111000'	;チェックデータ 10
		dt	b'11110011'	;
		dt	b'00000111'	;

ic74151			; 1-of-8 Line Data Selector/Multiplexer
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'17'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000110'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 02
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'01110000'	;チェックデータ 03
		dt	b'11000010'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 04
		dt	b'00100001'	;
		dt	b'00000000'	;

		dt	b'10110000'	;チェックデータ 05
		dt	b'11100010'	;
		dt	b'00000011'	;

		dt	b'00100000'	;チェックデータ 06
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 07
		dt	b'11010010'	;
		dt	b'00000011'	;

		dt	b'00010000'	;チェックデータ 08
		dt	b'00110001'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 09
		dt	b'11110010'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 10
		dt	b'00001001'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 11
		dt	b'11001010'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 12
		dt	b'00101001'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 13
		dt	b'11101010'	;
		dt	b'00000010'	;

		dt	b'00000000'	;チェックデータ 14
		dt	b'10011001'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 15
		dt	b'01011010'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 16
		dt	b'01111001'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 17
		dt	b'10111010'	;
		dt	b'00000011'	;

ic74152			; 1-of-8 Line Data Selector/Multiplexer
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'16'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000010'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 02
		dt	b'11000101'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00100001'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 04
		dt	b'11100110'	;
		dt	b'00000001'	;

		dt	b'10000000'	;チェックデータ 05
		dt	b'00010000'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 06
		dt	b'11010111'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 07
		dt	b'00110000'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 08
		dt	b'11110111'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 09
		dt	b'00001000'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 10
		dt	b'11001111'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 11
		dt	b'00101000'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 12
		dt	b'11101111'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 13
		dt	b'10011000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 14
		dt	b'01011111'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 15
		dt	b'01111000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 16
		dt	b'10111111'	;
		dt	b'00000001'	;

ic74153			; Dual 4-to-1 Line Data Selectors/Multiplexers
			; (2010/10/17 data 確認) (2010/10/29 HC,LS check 確認)
ic74253	;(+ ext + spc)	; Dual 4-to-1 Line Data Selectors/Multiplexers (with 3-state outputs)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'9'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'01000010'	;bit6=1: 特殊処理指定 (+ spc: チェックをパス)	74253

		dt	b'00001000'	;bit3=1: チェック続行指定			74153

		dt	b'00000000'	;チェックデータ 02
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00011110'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'00101101'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 06
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 07
		dt	b'01001100'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 08
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 09
		dt	b'10001100'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00010000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000010'	;bit7=0:   PULL-DOWN 指定

		dt	b'00010000'	;拡張チェックデータ 02
		dt	b'00001100'	;
		dt	b'10000010'	;bit7=1:   PULL-UP 指定

ic74154			; 4-to-16 Line Decoder
			; (2010/10/17 data 確認) (2010/10/29 HC,ST check 確認)

		dt	pin24		;ＩＣピン数(Vcc Pin)
		dt	b'11111111'	;RB  8, 7, 6, 5, 4, 3, 2, 1
		dt	b'11111111'	;RC 17,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,23,22,21,20,19,18
		dt	d'19'		;チェックデータ個数

		dt	b'11111111'	;チェックデータ 01
		dt	b'11111111'	;
		dt	b'00000010'	;

		dt	b'11111111'	;チェックデータ 02
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	b'11111111'	;チェックデータ 03
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	b'11111110'	;チェックデータ 04	Y0
		dt	b'11111111'	;
		dt	b'00000000'	;

		dt	b'11111101'	;チェックデータ 05	Y1
		dt	b'11111111'	;
		dt	b'00100000'	;

		dt	b'11111011'	;チェックデータ 06	Y2
		dt	b'11111111'	;
		dt	b'00010000'	;

		dt	b'11110111'	;チェックデータ 07	Y3
		dt	b'11111111'	;
		dt	b'00110000'	;

		dt	b'11101111'	;チェックデータ 08	Y4
		dt	b'11111111'	;
		dt	b'00001000'	;

		dt	b'11011111'	;チェックデータ 09	Y5
		dt	b'11111111'	;
		dt	b'00101000'	;

		dt	b'10111111'	;チェックデータ 10	Y6
		dt	b'11111111'	;
		dt	b'00011000'	;

		dt	b'01111111'	;チェックデータ 11	Y7
		dt	b'11111111'	;
		dt	b'00111000'	;

		dt	b'11111111'	;チェックデータ 12	Y8
		dt	b'11111110'	;
		dt	b'00000100'	;

		dt	b'11111111'	;チェックデータ 13	Y9
		dt	b'11111101'	;
		dt	b'00100100'	;

		dt	b'11111111'	;チェックデータ 14	Y10
		dt	b'11111011'	;
		dt	b'00010100'	;

		dt	b'11111111'	;チェックデータ 15	Y11
		dt	b'11110111'	;
		dt	b'00110100'	;

		dt	b'11111111'	;チェックデータ 16	Y12
		dt	b'11101111'	;
		dt	b'00001100'	;

		dt	b'11111111'	;チェックデータ 17	Y13
		dt	b'11011111'	;
		dt	b'00101100'	;

		dt	b'11111111'	;チェックデータ 18	Y14
		dt	b'10111111'	;
		dt	b'00011100'	;

		dt	b'11111111'	;チェックデータ 19	Y15
		dt	b'01111111'	;
		dt	b'00111100'	;

ic74155			; Dual 2-to-4-line Decoders/Demultiplexers
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'6'		;チェックデータ個数

		dt	b'10100000'	;チェックデータ 01
		dt	b'01111111'	;
		dt	b'00000001'	;

		dt	b'10010000'	;チェックデータ 02
		dt	b'01110011'	;
		dt	b'00000000'	;

		dt	b'10010000'	;チェックデータ 03
		dt	b'11101101'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 04
		dt	b'01011110'	;
		dt	b'00000000'	;

		dt	b'01010000'	;チェックデータ 05
		dt	b'10111111'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 06
		dt	b'01111111'	;
		dt	b'00000010'	;

ic74157			; Quad 2-to-1 Line Data Selectors/Multiplexer
			; (2010/10/17 data 確認) (2010/10/29 HC,LS,ST check 確認)
ic74158	;(+ inv)	; Quad 2-to-1 Line Data Selectors/Multiplexer (Inverted outputs)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'10010010'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'01101101'	;
		dt	b'00000001'	;

		dt	b'00110000'	;チェックデータ 04
		dt	b'00100001'	;
		dt	b'00000001'	;

		dt	b'11010000'	;チェックデータ 05
		dt	b'11011110'	;
		dt	b'00000000'	;

ic74160			; Syncronous Decade Counter (Direct Clear)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)
ic74162 ;(+ spc)	; Syncronous Decade Counter (Synchronous Clear)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'10'		;チェックデータ個数

		dt	b'11000000'	;チェックデータ 01	(Clear)    0  QA-D=0
		dt	b'00001001'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定 (クロック追加をパス)	74160

		dt	b'00100000'	;bit5=1: クロック追加指定 (+ spc)		74162

		dt	b'11010000'	;チェックデータ 02	(Load)     7  QA,B,C=1
		dt	b'11000001'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	(Count)    8  QD=1
		dt	b'00111100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04	(Count)    9  QA,D=1,RC=1
		dt	b'00111100'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05	(Count)    0  QA-D=0
		dt	b'00011100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	(Count)    1  QA=1
		dt	b'00011100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 07	(Count)    2  QB=1
		dt	b'10011100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 08	(Count)    3  QA,B=1
		dt	b'10011100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 09	(Inhibit)  3  QA,B=1
		dt	b'10011000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 10	(Inhibit)  3  QA,B=1
		dt	b'10001100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74161			; Syncronous 4-Bit Binary Counter (Direct Clear)
			; (2010/10/17 data 確認) (2010/10/29 HC,LS check 確認)
ic74163 ;(+ spc)	; Syncronous 4-Bit Binary Counter (Synchronous Clear)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)    0  QA-D=0
		dt	b'00001011'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定 (クロック追加をパス)	74161

		dt	b'00100000'	;bit5=1: クロック追加指定 (+ spc)		74163

		dt	b'00010000'	;チェックデータ 02	(Load)     12 QC,D=1
		dt	b'01100011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	(Count)    13 QA,C,D=1
		dt	b'01111100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04	(Count)    14 QB,C,D=1
		dt	b'11111100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05	(Count)    15 QA,B,C,D=1,RC=1
		dt	b'11111100'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	(Count)    0  QA-D=0
		dt	b'00011100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 07	(Count)    1  QA=1
		dt	b'00011100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 08	(Count)    2  QB=1
		dt	b'10011100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 09	(Inhibit)  2  QB=1
		dt	b'10011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 10	(Inhibit)  2  QB=1
		dt	b'10001100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74164			; 8-Bit Parallel-Out Serial-In Shift Register
			; (2010/10/17 data確認) (2010/10/30 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'11100111'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000001'	;RD CK,--,--,--,--,--,--,13
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'14'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 02	A=1,B=0
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 03	A=0,B=1
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 04	A=1,B=1
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 05	A=1,B=1
		dt	b'00010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 06	A=0,B=1
		dt	b'00010011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 07	A=1,B=1
		dt	b'00010110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 08	A=0,B=1
		dt	b'00110101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 09	A=0,B=1
		dt	b'01110010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 10	A=0,B=1
		dt	b'11010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 11	A=0,B=1
		dt	b'10110000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 12	A=0,B=1
		dt	b'01010000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 13	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 14	A=0,B=1
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74165			; Parallel-Load 8-Bit Shift Register
			; (2010/10/17 data確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'11'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Load) A,C,E,G,H=1
		dt	b'10101011'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 02	(Inhibit)
		dt	b'10101011'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	(Inhibit)
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04	(Serial Shift)
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05	(Serial Shift)
		dt	b'00000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	(Serial Shift)
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 07	(Serial Shift)
		dt	b'00000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 08	(Serial Shift)
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 09	(Serial Shift)
		dt	b'00000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 10	(Serial Shift)
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 11	(Serial Shift)
		dt	b'00000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74166			; Parallel-Load 8-Bit Shift Register
			;			 (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
	;	dt	d'15'		;チェックデータ個数
		dt	d'13'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)	
		dt	b'00000000'	;
		dt	b'00000010'	;

		dt	b'00010000'	;チェックデータ 02	(Serial Shift)
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 03	(Serial Shift)
		dt	b'10001000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'07'

		dt	b'00000000'	;チェックデータ 04	(Serial Shift)
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 05	(Load)	A,C,E,G,H=1
		dt	b'11011000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

;		(Inhibit) を行わない。(Clear) してしまう。?????		(2006/06/30)
	;	dt	b'00000000'	;チェックデータ 06	(Inhibit)	H
	;	dt	b'10001010'	;
	;	dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

	;	dt	b'00000000'	;チェックデータ 07	(Inhibit)	H
	;	dt	b'10001010'	;
	;	dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	(Serial Shift)	G
		dt	b'10001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 09	(Serial Shift)	F
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10	(Serial Shift)	E
		dt	b'10001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 11	(Serial Shift)	D
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	(Serial Shift)	C
		dt	b'10001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13	(Serial Shift)	B
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14	(Serial Shift)	A
		dt	b'10001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 15	(Serial Shift)
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74173	;(+ ext)	; 4-Bit D-Type Register (with 3-state outputs)
			; (2010/10/17 data 確認)	NG

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'01000001'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 03	(No change)
		dt	b'10110001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 04
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 05	(No change)
		dt	b'01001010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	d'4'		;拡張チェックデータ個数

		dt	b'00010000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11010000'	;拡張チェックデータ 02
		dt	b'00000011'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

		dt	b'00100000'	;拡張チェックデータ 03
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11100000'	;拡張チェックデータ 04
		dt	b'00000011'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic74174			; Hex D-Type Flip Flop (with Clear)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01010101'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000010'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 02
		dt	b'00000111'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11000000'	;チェックデータ 03	(Clear)
		dt	b'00000010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04
		dt	b'11110000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	(Clear)
		dt	b'10100000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74175			; Quad D-Type Flip Flop (with Clear)
			; (2010/10/17 data 確認) (2010/10/30 HC,LS,S,ST check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00110110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'7'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Clear)
		dt	b'00100010'	;
		dt	b'00000001'	;

		dt	b'01010000'	;チェックデータ 02	(No change)
		dt	b'00100010'	;
		dt	b'00000001'	;

		dt	b'10110000'	;チェックデータ 03
		dt	b'00100101'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11000000'	;チェックデータ 04	(Clear)
		dt	b'00100011'	;
		dt	b'00000001'	;

		dt	b'01010000'	;チェックデータ 05
		dt	b'11010010'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 06	(Clear)
		dt	b'11100010'	;
		dt	b'00000001'	;

		dt	b'11010000'	;チェックデータ 07	(No change)
		dt	b'00100011'	;
		dt	b'00000001'	;

ic74182			; Look-Ahead Carry Generator

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01111100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'0'		;チェックデータ個数

ic74190			; Synchronous Up/Down Decade Counter (Single Clock Line)
			; (2010/10/17 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'21'		;チェックデータ個数

		dt	b'01110000'	;チェックデータ 01	(Load)	A,B,C=1,D=0
		dt	b'10010010'	;
		dt	b'00000010'	;

		dt	b'00010000'	;チェックデータ 02	1	QD=1,RC=1	
		dt	b'10110100'	;					(Count Up)
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 03	2(posi)	QA,D=1,RC=1,MM=1
		dt	b'11100100'	;					(Count Up)
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 04	2(nega)	QA,D=1,RC=0,MM=1
		dt	b'01100100'	;					(Count Up)
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05	3	RC=1	
		dt	b'10100000'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 06	4	QA=1,RC=1	
		dt	b'10100000'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 07	5(posi)	QB=1,RC=1
		dt	b'10100000'	;					(Count Up)
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 08	5(H)	QB=1,RC=1
		dt	b'10100000'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 09	5(nega)	QB=1,RC=1
		dt	b'10100000'	;			Enable(4)=1	(Inhibit)
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 10	6(posi)	QB=1,RC=1
		dt	b'10100000'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 11	6(H)	QB=1,RC=1
		dt	b'10100001'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'10100000'	;チェックデータ 12	6(nega)	QB=1,RC=1
		dt	b'10100001'	;			Enable(4)=1	(Inhibit)
		dt	b'00000000'	;			Down/Up(5)=1

		dt	b'10100000'	;チェックデータ 13	7(posi)	QB=1,RC=1
		dt	b'10100001'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'00100000'	;チェックデータ 14	7(H)	QB=1,RC=1
		dt	b'10100001'	;					(Inhibit)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'00100000'	;チェックデータ 15	7(nega)	QB=1,RC=1
		dt	b'10100001'	;					(Inhibit)
		dt	b'00000000'	;			Down/Up(5)=1

		dt	b'01000000'	;チェックデータ 16	8	QA=1,RC=1	
		dt	b'10100001'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 17	9(posi)	RC=1,MM=1
		dt	b'11100001'	;					(Count Down)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'00000000'	;チェックデータ 18	9(nega)	MM=1
		dt	b'01100001'	;					(Count Down)
		dt	b'00000000'	;			Down/Up(5)=1

		dt	b'01000000'	;チェックデータ 19	10	QA,D=1,RC=1	
		dt	b'10100101'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 20	11	QD=1,RC=1	
		dt	b'10100101'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 21	12	QA,B,C=1,RC=1	
		dt	b'10100011'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74191			; Synchronous Up/Down 4-bit Binary Counter (Single Clock Line)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'21'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Load)	A,C,D=1,B=0
		dt	b'10011110'	;
		dt	b'00000010'	;

		dt	b'00100000'	;チェックデータ 02	1	QB,C,D=1,RC=1	
		dt	b'10100110'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 03	2(posi)	QA,B,C,D=1,RC=1,MM=1
		dt	b'11100110'	;					(Count Up)
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 04	2(nega)	QA,B,C,D=1,RC=0,MM=1
		dt	b'01100110'	;					(Count Up)
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05	3	RC=1	
		dt	b'10100000'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 06	4	QA=1,RC=1	
		dt	b'10100000'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 07	5(posi)	QB=1,RC=1
		dt	b'10100000'	;					(Count Up)
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 08	5(H)	QB=1,RC=1
		dt	b'10100000'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 09	5(nega)	QB=1,RC=1
		dt	b'10100000'	;			Enable(4)=1	(Inhibit)
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 10	6(posi)	QB=1,RC=1
		dt	b'10100000'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 11	6(H)	QB=1,RC=1
		dt	b'10100001'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'10100000'	;チェックデータ 12	6(nega)	QB=1,RC=1
		dt	b'10100001'	;			Enable(4)=1	(Inhibit)
		dt	b'00000000'	;			Down/Up(5)=1

		dt	b'10100000'	;チェックデータ 13	7(posi)	QB=1,RC=1
		dt	b'10100001'	;			Enable(4)=1	(Inhibit)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'00100000'	;チェックデータ 14	7(H)	QB=1,RC=1
		dt	b'10100001'	;					(Inhibit)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'00100000'	;チェックデータ 15	7(nega)	QB=1,RC=1
		dt	b'10100001'	;					(Inhibit)
		dt	b'00000000'	;			Down/Up(5)=1

		dt	b'01000000'	;チェックデータ 16	8	QA=1,RC=1	
		dt	b'10100001'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 17	9(posi)	RC=1,MM=1
		dt	b'11100001'	;					(Count Down)
		dt	b'00000001'	;			Down/Up(5)=1

		dt	b'00000000'	;チェックデータ 18	9(nega)	MM=1
		dt	b'01100001'	;					(Count Down)
		dt	b'00000000'	;			Down/Up(5)=1

		dt	b'01100000'	;チェックデータ 19	10	QA,B,C,D=1,RC=1	
		dt	b'10100111'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 20	11	QB,C,D=1,RC=1	
		dt	b'10100111'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 21	12	QA,C,D=1,RC=1	
		dt	b'10100111'	;			Down/Up(5)=1	(Count Down)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74192			; Synchronous Up/Down Decade Counter (Dual Clock Lines)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000001'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'16'		;チェックデータ個数

		dt	b'10010000'	;チェックデータ 01	(Clear)	     0	QA-D=0,Car,Bor=1
		dt	b'11110001'	;			A,B,C=1,D=0
		dt	b'00000011'	;

		dt	b'10010000'	;チェックデータ 02		     0	QA-D=0,Car,Bor=1
		dt	b'11110001'	;			A,B,C=1,D=0
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 03	(Preset)     7	QA,B,C=1,Car,Bor=1
		dt	b'11010011'	;			A,B,C=1,D=0
		dt	b'00000010'	;

		dt	b'10000000'	;チェックデータ 04	(Count Up)   8	QD=1,Car,Bor=1
		dt	b'11100101'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11000000'	;チェックデータ 05	(Count Up)   9	QA,D=1,Car,Bor=1
		dt	b'11100101'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11000000'	;チェックデータ 06	(Count Up)   9	QA,D=1,Car=0,Bor=1
		dt	b'10100100'	;			(nega)
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 07	(Count Up)   0	QA-D=0,Car,Bor=1
		dt	b'11100001'	;			(posi)
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 08	(Count Up)   1	QA=1,Car,Bor=1
		dt	b'11100001'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 09	(Count Up)   2	QB=1,Car,Bor=1
		dt	b'11100001'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'01000000'	;RD --,SP,--,--,--,--,15,14
					;bit6=1: 特殊処理指定
		dt	b'00000010'	;bit1=1: クロック入力ピンの変更指定

		dt	b'11000000'	;チェックデータ 11	(Count Down) 1	QA=1,Car,Bor=1
		dt	b'11100001'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10000000'	;チェックデータ 12	(Count Down) 0	QA-D=0,Car,Bor=1
		dt	b'11100001'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 13	(Count Down) 0	QA-D=0,Car=1,Bor=0
		dt	b'01100001'	;			(nega)
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 14	(Count Down) 9	QA,D=1,Car,Bor=1
		dt	b'11100101'	;			(posi)
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 15	(Count Down) 8	QD=1,Car,Bor=1
		dt	b'11100101'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11100000'	;チェックデータ 16	(Count Down) 7	QA,B,C=1,Car,Bor=1
		dt	b'11100011'	;			(posi)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74193			; Synchronous Up/Down 4-bit Binary Counter (Dual Clock Lines)
			;					 (2010/10/29 LS,ST check 確認) HC NG
		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000001'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'19'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01	(Clear)	A,C,D=1,B=0
		dt	b'11111001'	;				Car,Bor=1
		dt	b'00000011'	;

		dt	b'10000000'	;チェックデータ 02		A,C,D=1,B=0
		dt	b'11111001'	;				Car,Bor=1
		dt	b'00000010'	;

		dt	b'11000000'	;チェックデータ 03	(Load)	A,C,D=1,B=0
		dt	b'11011111'	;				QA,C,D=1,Car,Bor=1
		dt	b'00000010'	;

		dt	b'10100000'	;チェックデータ 04	1	QB,C,D=1,Car,Bor=1
		dt	b'11100110'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 05	2(posi)	QA,B,C,D=1,Car,Bor=1
		dt	b'11100111'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 06	2(nega)	QA,B,C,D=1,Car=0,Bor=1
		dt	b'10100110'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 07	3	Car,Bor=1
		dt	b'11100000'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11000000'	;チェックデータ 08	4	QA=1,Car,Bor=1
		dt	b'11100000'	;					(Count Up)
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 09	5(posi)	QB=1,Car,Bor=1
		dt	b'11100001'	;					(Count Up)
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 10	0	QB=1,Car,Bor=1
		dt	b'11100001'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 11	1(posi)	QA=1,Car,Bor=1
		dt	b'11100001'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 12	1(nega)	QA=1,Car,Bor=1
		dt	b'11100001'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 13	2(posi)	Car,Bor=1
		dt	b'11100001'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 14	2(nega)	Car=1,Bor=0
		dt	b'01100001'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 15	3(posi)	QA,B,C,D=1,Car,Bor=1
		dt	b'11100111'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 16	3(nega)	QA,B,C,D=1,Car,Bor=1
		dt	b'11100111'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 17	4(posi)	QB,C,D=1,Car,Bor=1
		dt	b'11100111'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 18	4(nega)	QB,C,D=1,Car,Bor=1
		dt	b'11100111'	;					(Count Down)
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 19	5(posi)	QA,C,D=1,Car,Bor=1
		dt	b'11100111'	;					(Count Down)
		dt	b'00000000'	;

ic74194			; 4-Bit Bidirectional Universal Shift Register
			;				 (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'17'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'01010000'	;チェックデータ 02	A,C=1	(Parallel Load)
		dt	b'10011001'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	B,D=1	(Shift Right)
		dt	b'01001000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 04	A,C=1	(Shift Right)
		dt	b'10001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05	B,D=1	(Shift Right)
		dt	b'01001000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	C=1	(Shift Right)
		dt	b'10001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 07	D=1	(Shift Right)
		dt	b'01001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 08	A-D=0	(Shift Right)
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 09	A-D=0	(Shift Left)
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 10	D=1	(Shift Left)
		dt	b'01010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 11	C=1	(Shift Left)
		dt	b'10010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 12	B,D=1	(Shift Left)
		dt	b'01010100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 13	A,C,D=1	(Shift Left)
		dt	b'11010100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 14	A,C,D=1	(Inhibit)
		dt	b'11000100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 15	A,C,D=1	(Inhibit)
		dt	b'11000000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 16	A,C,D=1	(Inhibit)
		dt	b'11000100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 17	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

ic74195			; 4-Bit Parallel-Access Shift Register
			;				 (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'11'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00101000'	;
		dt	b'00000000'	;

		dt	b'01110000'	;チェックデータ 02	J,K=1	(Serial Shift)
		dt	b'00101000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03		(Serial Shift)
		dt	b'00101000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04		(Serial Shift)
		dt	b'10101000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05		(Serial Shift)
		dt	b'01001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06		(Serial Shift)
		dt	b'00101000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10010000'	;チェックデータ 07	A,C=1	(Parallel Load)
		dt	b'10100010'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 08	B,D=1	(Serial Shift)
		dt	b'01001000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 09	C=1	(Serial Shift)
		dt	b'10101000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 10	D=1	(Serial Shift)
		dt	b'01001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 11	A-D=0	(Serial Shift)
		dt	b'00101000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74240	;(+ ext)	; Octal Buffers/Line Drivers/Line Receiver (with inverted 3-state outputs)
			; (2010/10/17 data 確認) (2010/10/30 HC check 確認)
ic74244	;(+ ext + inv)	; Octal Buffers/Line Drivers/Line Receiver (with noninverted 3-state outputs)
			; (2010/10/17 data 確認) (2010/10/29 HC check 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'01010000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'01010101'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000101'	;RD --,--,--,--,19,18,17,16
		dt	d'2'		;チェックデータ個数

		dt	b'10101000'	;チェックデータ 01
		dt	b'10101010'	;
		dt	b'00000010'	;

		dt	b'01010000'	;チェックデータ 02
		dt	b'01010101'	;
		dt	b'00000101'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000100'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00001000'	;bit7=0:   PULL-DOWN 指定

		dt	b'01010100'	;拡張チェックデータ 02
		dt	b'01010101'	;
		dt	b'10001101'	;bit7=1:   PULL-UP 指定

ic74241	;(+ ext)	; Octal Buffers/Line Drivers/Line Receiver (with noninverted 3-state outputs)
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'01010000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'01010101'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000101'	;RD --,--,--,--,19,18,17,16
		dt	d'2'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00001000'	;

		dt	b'11111000'	;チェックデータ 02
		dt	b'11111111'	;
		dt	b'00001111'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000100'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'01010100'	;拡張チェックデータ 02
		dt	b'01010101'	;
		dt	b'10000101'	;bit7=1:   PULL-UP 指定

ic74242	;(+ ext)	; Quad Bus Transceiver (with 3-state outputs)
			; (2010/10/17 data 確認)	NG
ic74243	;(+ inv + ext)	; Quad Bus Transceiver (with noninverted 3-state outputs)
			; (2010/10/17 data 確認)	NG

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000111'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'6'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01	A=O,B=I
		dt	b'01010101'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 02	A=O,B=I
		dt	b'00101010'	;
		dt	b'00000001'	;
					;チェックデータ 03
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01111000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'01000000'	;RD --,SP,--,--,--,--,--,13
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力ピン割当の変更指定

		dt	b'10000000'	;チェックデータ 04	A=I,B=O
		dt	b'00101010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05	A=I,B=O
		dt	b'01010101'	;
		dt	b'00000000'	;
					;チェックデータ 06
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01111111'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'01000000'	;RD --,SP,--,--,--,--,--,13
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力ピン割当の変更指定

		dt	d'4'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'10000000'	;拡張チェックデータ 02
		dt	b'01111111'	;
		dt	b'00000001'	;bit7=1:   PULL-UP 指定

		dt	b'00100000'	;拡張チェックデータ 03
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10100000'	;拡張チェックデータ 04
		dt	b'01111111'	;
		dt	b'00000000'	;bit7=1:   PULL-UP 指定

ic74245	;(+ ext)	; Octal Bus Transceivers (with inverted 3-state outputs)
			; (2010/10/18 data 確認)
ic74640	;(+ ext + inv)	; Octal Bus Transceivers (with 3-state outputs)
			; (2010/10/18 data 確認)	NG

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11111000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000111'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'6'		;チェックデータ個数

		dt	b'01010000'	;チェックデータ 01	A=O,B=I
		dt	b'10101101'	;
		dt	b'00000010'	;

		dt	b'10101000'	;チェックデータ 02	A=O,B=I
		dt	b'01010010'	;
		dt	b'00000101'	;
					;チェックデータ 03
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'01000111'	;RD --,SP,--,--,19,18,17,16
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力割当ピンの変更指定

		dt	b'01010100'	;チェックデータ 04	A=I,B=O
		dt	b'10101101'	;
		dt	b'00000010'	;

		dt	b'10101100'	;チェックデータ 05	A=I,B=O
		dt	b'01010010'	;
		dt	b'00000101'	;
					;チェックデータ 06
		dt	b'11111000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111111'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'01000111'	;RD --,SP,--,--,19,18,17,16
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力割当ピンの変更指定

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00001000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11111000'	;拡張チェックデータ 02
		dt	b'11111111'	;
		dt	b'00001111'	;bit7=1:   PULL-UP 指定

ic74246			; BCD-to-7 Segment Decoder/Driver (O.C.30V)
			; (2010/10/18 data 確認)
ic74247	;(+ rep)	; BCD-to-7 Segment Decoder/Driver (O.C.15V)
			; (2010/10/18 data 確認) (2010/10/29 LS check 確認)
ic74248	;(+ inv + spc)	; BCD-to-7 Segment Decoder/Driver (2KΩ P.U.)
			; (2010/10/18 data 確認)
ic74249	;(+ inv)	: BCD-to-7 Segment Decoder/Driver (O.C.)
			; (2010/10/18 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'20'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	dummy
		dt	b'00000000'	;
		dt	b'01000000'	;bit6=1: 特殊処理指定 (+ spc: チェックをパス)  74248

		dt	b'00010000'	;bit4=1: 拡張データ変更(PULL-UP)指定           74247

		dt	b'11000000'	;チェックデータ 02	0
		dt	b'00000001'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 03	1
		dt	b'10011100'	;
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 04	2
		dt	b'00100000'	;
		dt	b'00000010'	;

		dt	b'11010000'	;チェックデータ 05	3
		dt	b'00001100'	;
		dt	b'00000010'	;

		dt	b'11100000'	;チェックデータ 06	4
		dt	b'10011000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 07	5
		dt	b'01001100'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 08	6
		dt	b'01000000'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 09	7
		dt	b'00011100'	;
		dt	b'00000011'	;

		dt	b'11000000'	;チェックデータ 10	8
		dt	b'00000010'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 11	9
		dt	b'00001110'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 12	10
		dt	b'11100010'	;
		dt	b'00000010'	;

		dt	b'11010000'	;チェックデータ 13	11
		dt	b'11001110'	;
		dt	b'00000010'	;

		dt	b'11100000'	;チェックデータ 14	12
		dt	b'10111010'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 15	13
		dt	b'01101110'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 16	14
		dt	b'11100010'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 17	15
		dt	b'11111110'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 18	BI
		dt	b'11111000'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 19	RBI
		dt	b'11111000'	;
		dt	b'00000011'	;

		dt	b'10000000'	;チェックデータ 20	LT
		dt	b'00000000'	;
		dt	b'00000000'	;

ic74251	;(+ ext)	; 1 of 8 Data Selector/Multiplexer (with 3-state outputs)
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'8'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'00100001'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 03
		dt	b'00010001'	;
		dt	b'00000000'	;

		dt	b'00010000'	;チェックデータ 04
		dt	b'00110001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'00001001'	;
		dt	b'00000010'	;

		dt	b'00000000'	;チェックデータ 06
		dt	b'00101001'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 07
		dt	b'10011001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 08
		dt	b'01111001'	;
		dt	b'00000000'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000100'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 02
		dt	b'00000111'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic74257	;(+ ext)	; Quad 2-to-1 Line Data Selectors/Multiplexers (with noninverted 3-state outputs)
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)
ic74258	;(+ ext + inv)	; Quad 2-to-1 Line Data Selectors/Multiplexers (3-state outputs)
			; (2010/10/18 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01001100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'10000010'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 02
		dt	b'01111101'	;
		dt	b'00000001'	;

		dt	b'00110000'	;チェックデータ 03
		dt	b'00100000'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 04
		dt	b'11011111'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000010'	;bit7=0:   PULL-DOWN 指定

		dt	b'10000000'	;拡張チェックデータ 02
		dt	b'01001100'	;
		dt	b'10000010'	;bit7=1:   PULL-UP 指定

ic74259			; 8-bit Addressable Latch
			;			NG

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'19'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'10000000'	;チェックデータ 02	Q0=1	(Addressed latch)
		dt	b'10000000'	;
		dt	b'00000010'	;

		dt	b'10010000'	;チェックデータ 03	1	(Memory)
		dt	b'10000000'	;
		dt	b'00000011'	;

		dt	b'10010000'	;チェックデータ 04	Q0,1=1	(Addressed latch)
		dt	b'10000001'	;
		dt	b'00000010'	;

		dt	b'10100000'	;チェックデータ 05	2
		dt	b'10000001'	;
		dt	b'00000011'	;

		dt	b'10100000'	;チェックデータ 06	Q0,1,2=1
		dt	b'10000011'	;
		dt	b'00000010'	;

		dt	b'10110000'	;チェックデータ 07	3
		dt	b'10000011'	;
		dt	b'00000011'	;

		dt	b'10110000'	;チェックデータ 08	Q0,1,2,3=1
		dt	b'10000111'	;
		dt	b'00000010'	;

		dt	b'11000000'	;チェックデータ 09	4
		dt	b'10000111'	;
		dt	b'00000011'	;

		dt	b'11000000'	;チェックデータ 10	Q0,1,2,3,4=1
		dt	b'10001111'	;
		dt	b'00000010'	;

		dt	b'11010000'	;チェックデータ 11	5
		dt	b'10001111'	;
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 12	Q0,1,2,3,4,5=1
		dt	b'10011111'	;
		dt	b'00000010'	;

		dt	b'11100000'	;チェックデータ 13	6
		dt	b'10011111'	;
		dt	b'00000011'	;

		dt	b'11100000'	;チェックデータ 14	Q0,1,2,3,4,5,6=1
		dt	b'10111111'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 15	7
		dt	b'10111111'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 16	Q0,1,2,3,4,5,6,7=1
		dt	b'11111111'	;
		dt	b'00000010'	;

		dt	b'01110000'	;チェックデータ 17	Q7=1	(8-Line demultriplexer)
		dt	b'11000000'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 18	6
		dt	b'11000000'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 19	Q6=1	(8-Line demultriplexer)
		dt	b'10100000'	;
		dt	b'00000000'	;

ic74266	;(+ ext)	; Quad 2-Input Exclusive-NOR Gate (O.C.)
			; (2010/10/18 data 確認) (2010/10/30 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01100001'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'2'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01
		dt	b'00010100'	;			A=0, B=1
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 02
		dt	b'10001010'	;			A=1, B=0
		dt	b'00000000'	;

		dt	d'4'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;			A=0, B=0
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10000000'	;拡張チェックデータ 02
		dt	b'01100001'	;			A=0, B=0
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

		dt	b'01100000'	;拡張チェックデータ 03
		dt	b'10011110'	;			A=1, B=1
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'11100000'	;拡張チェックデータ 04
		dt	b'11111111'	;			A=1, B=1
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

ic74273			; Octal D-Type Flip Flop (with Clear)
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11001000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'10010100'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'10001001'	;RD CK,--,--,--,19,18,17,16
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;Clock Pin
		dt	b'00001000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'4'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01	(Clear)
		dt	b'00100001'	;
		dt	b'00000010'	;

		dt	b'11111100'	;チェックデータ 02
		dt	b'11110111'	;
		dt	b'10001111'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000100'	;チェックデータ 03
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11111100'	;チェックデータ 04
		dt	b'11110111'	;
		dt	b'10001111'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74279			; Quad S-R Latche
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10001100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01
		dt	b'10001100'	;			S=0. R=0
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 02
		dt	b'01100010'	;			S=1. R=0
		dt	b'00000010'	;

		dt	b'10010000'	;チェックデータ 03
		dt	b'10011101'	;			S=0. R=1
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 04
		dt	b'11111111'	;
		dt	b'00000011'	;

ic74280			; 9-Bit Odd/Even Parity Generator/Checker
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000110'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	0
		dt	b'00000010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	1
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03	2
		dt	b'00011010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04	3
		dt	b'00111100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05	4
		dt	b'01111010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 06	5
		dt	b'11111100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 07	6
		dt	b'11111010'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 08	7
		dt	b'11111100'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 09	8
		dt	b'11111010'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 10	9
		dt	b'11111101'	;
		dt	b'00000001'	;

ic74283			; 4-Bit Binary Full Adder

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'10010000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10011000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

ic74292	;(+ rep)	; Programmable Frequency Divider/Digital Timer

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'0'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00100000'	;
		dt	b'00000000'	;

ic74294	;(+ rep)	; Programmable Frequency Divider/Digital Timer
			;			NG

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定



		dt	b'00010000'	;チェックデータ 02	     4
		dt	b'00100100'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'04'

		dt	b'00110000'	;チェックデータ 03	     7
		dt	b'00100000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'03'

		dt	b'00110000'	;チェックデータ 04	     8
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	    16
		dt	b'00100100'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'00100000'	;チェックデータ 06	    31
		dt	b'00100000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'0f'

		dt	b'00100000'	;チェックデータ 07	    32
		dt	b'00100100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 08	    64
		dt	b'00100100'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'20'

		dt	b'00110000'	;チェックデータ 09	   127
		dt	b'00100000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'3f'

		dt	b'00110000'	;チェックデータ 10	   128
		dt	b'00100100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74298			; Quad 2-input Multiplexer (with storage)
			; (2010/10/18 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'2'		;チェックデータ個数

		dt	b'10100000'	;チェックデータ 01
		dt	b'01100101'	;			;WS=0	X1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 02
		dt	b'10110101'	;			;WS=1	X2
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74299	;(+ ext)	; 8-Bit Universal Shift/Storage Register (with 3-state outputs)
			;				NG

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11100000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11100011'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'10000011'	;RD CK,--,--,--,19,18,17,16
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;Clock Pin
		dt	b'00010000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00001000'	;

		dt	b'00000100'	;チェックデータ 02	(Clear)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000100'	;チェックデータ 03	B,H=1	(Load)
		dt	b'00100100'	;
		dt	b'10001011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000100'	;チェックデータ 04	A,C=1	(Shift Right)
		dt	b'00001111'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000100'	;チェックデータ 05	B,D=1	(Shift Right)
		dt	b'01100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 06	A,C=1	(Shift Left)
		dt	b'00000111'	;
		dt	b'10001000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	B,H=1	(Shift Left)
		dt	b'00100100'	;
		dt	b'10001111'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	B,H=1	(Hold)
		dt	b'00100100'	;
		dt	b'00000011'	;

		dt	b'00000100'	;チェックデータ 09	B,H=1	(Hold)
		dt	b'00100100'	;
		dt	b'00001011'	;

		dt	b'00000000'	;チェックデータ 10	B,H=1	(Hold)
		dt	b'00101100'	;
		dt	b'00000111'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00011100'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00001000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11111100'	;拡張チェックデータ 02
		dt	b'11100011'	;
		dt	b'10001011'	;bit7=1:   PULL-UP 指定

ic74323	;(+ ext)	; 8-Bit Universal Shift/Storage Register (with 3-state Outputs)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11100000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11100011'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'10000011'	;RD CK,--,--,--,19,18,17,16
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;Clock Pin
		dt	b'00010000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'10001000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000100'	;チェックデータ 02	(Clear)
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000100'	;チェックデータ 03	B,H=1	(Load)
		dt	b'00100100'	;
		dt	b'10001011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000100'	;チェックデータ 04	A,C=1	(Shift Right)
		dt	b'00001111'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000100'	;チェックデータ 05	B,D=1	(Shift Right)
		dt	b'01100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 06	A,C=1	(Shift Left)
		dt	b'00000111'	;
		dt	b'10001000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	B,H=1	(Shift Left)
		dt	b'00100100'	;
		dt	b'10001111'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	B,H=1	(Hold)
		dt	b'00100100'	;
		dt	b'00000011'	;

		dt	b'00000100'	;チェックデータ 09	B,H=1	(Hold)
		dt	b'00100100'	;
		dt	b'00001011'	;

		dt	b'00000000'	;チェックデータ 10	B,H=1	(Hold)
		dt	b'00101100'	;
		dt	b'00000111'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00011100'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00001000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11111100'	;拡張チェックデータ 02
		dt	b'11100011'	;
		dt	b'10001011'	;bit7=1:   PULL-UP 指定

ic74352	;(+ ext)	; Dual 4-to-1 Line Data Selector/Multiplexer
ic74353	;(+ ext + spc)	; Dual 4-to-1 Line Data Selector/Multiplexer (with 3-state outputs)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'9'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01
		dt	b'00001100'	;
		dt	b'01000010'	;bit6=1: 特殊処理指定 (+ spc: チェックをパス)	74353

		dt	b'00001000'	;bit3=1: チェック続行指定			74352

		dt	b'00000000'	;チェックデータ 02
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00010010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'00001100'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'00100001'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 06
		dt	b'00001100'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 07
		dt	b'01000000'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 08
		dt	b'00001100'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 09
		dt	b'10000000'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00010000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000010'	;bit7=0:   PULL-DOWN 指定

		dt	b'00010000'	;拡張チェックデータ 02
		dt	b'00001100'	;
		dt	b'10000010'	;bit7=1:   PULL-UP 指定

ic74354	;(+ ext)	; 8-to-1 Line Data Selector/Multiplexer/Register (with 3-state outputs)
			; (2010/10/25 data 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00001100'	;RD --,--,--,--,19,18,17,16
		dt	d'16'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000010'	;			D0
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'00000100'	;
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'01000001'	;			D1
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'01000100'	;
		dt	b'00001010'	;

		dt	b'10000000'	;チェックデータ 05
		dt	b'00100000'	;			D2
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 06
		dt	b'00100100'	;
		dt	b'00001010'	;

		dt	b'01000000'	;チェックデータ 07
		dt	b'01100000'	;			D3
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 08
		dt	b'01100100'	;
		dt	b'00001010'	;

		dt	b'00100000'	;チェックデータ 09
		dt	b'00010000'	;			D4
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 10
		dt	b'00010100'	;
		dt	b'00001010'	;

		dt	b'00010000'	;チェックデータ 11
		dt	b'01010000'	;			D5
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 12
		dt	b'01010100'	;
		dt	b'00001010'	;

		dt	b'00001000'	;チェックデータ 13
		dt	b'00110000'	;			D6
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 14
		dt	b'00110100'	;
		dt	b'00001010'	;

		dt	b'00000100'	;チェックデータ 15
		dt	b'01110000'	;			D7
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 16
		dt	b'01110100'	;
		dt	b'00001010'	;

		dt	d'6'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'10000000'	;
		dt	b'00000010'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 02
		dt	b'10000000'	;
		dt	b'10001110'	;bit7=1:   PULL-UP 指定

		dt	b'00000000'	;拡張チェックデータ 03
		dt	b'00000000'	;
		dt	b'00000011'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 04
		dt	b'00000000'	;
		dt	b'10001111'	;bit7=1:   PULL-UP 指定

		dt	b'00000000'	;拡張チェックデータ 05
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 06
		dt	b'00000000'	;
		dt	b'10001100'	;bit7=1:   PULL-UP 指定

ic74356	;(+ ext)	; 8-to-1 Line Data Selector/Multiplexer/Register (with 3-state outputs)
			; (2010/10/25 data 確認)	NG

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'10001100'	;RD CK,--,--,--,19,18,17,16
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;Clock Pin
		dt	b'00000100'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'16'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000010'	;			D0
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 02
		dt	b'00000000'	;
		dt	b'00001010'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'01000001'	;			D1
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04
		dt	b'01000000'	;
		dt	b'00001010'	;

		dt	b'10000000'	;チェックデータ 05
		dt	b'00100000'	;			D2
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06
		dt	b'00100000'	;
		dt	b'00001010'	;

		dt	b'01000000'	;チェックデータ 07
		dt	b'01100000'	;			D3
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08
		dt	b'01100000'	;
		dt	b'00001010'	;

		dt	b'00100000'	;チェックデータ 09
		dt	b'00010000'	;			D4
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10
		dt	b'00010000'	;
		dt	b'00001010'	;

		dt	b'00010000'	;チェックデータ 11
		dt	b'01010000'	;			D5
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12
		dt	b'01010000'	;
		dt	b'00001010'	;

		dt	b'00001000'	;チェックデータ 13
		dt	b'00110000'	;			D6
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14
		dt	b'00110000'	;
		dt	b'00001010'	;

		dt	b'00000100'	;チェックデータ 15
		dt	b'01110000'	;			D7
		dt	b'10001010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 16
		dt	b'01110000'	;
		dt	b'00001010'	;

		dt	d'6'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'10000000'	;
		dt	b'00000010'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 02
		dt	b'10000000'	;
		dt	b'10001110'	;bit7=1:   PULL-UP 指定

		dt	b'00000000'	;拡張チェックデータ 03
		dt	b'00000000'	;
		dt	b'00000011'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 04
		dt	b'00000000'	;
		dt	b'10001111'	;bit7=1:   PULL-UP 指定

		dt	b'00000000'	;拡張チェックデータ 05
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 06
		dt	b'00000000'	;
		dt	b'10001100'	;bit7=1:   PULL-UP 指定

ic74365	;(+ ext)	; Hex Bus Driver (with 3-state outputs)
			; (2010/10/18 data 確認) (2010/10/30 HC check 確認)
ic74366	;(+ ext + inv)	; Hex Bus Driver (Inverted Data Outputs with 3-state outputs)
			; (2010/10/18 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10101101'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'2'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 02
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	d'4'		;拡張チェックデータ個数

		dt	b'10110000'	;拡張チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'01010000'	;拡張チェックデータ 02
		dt	b'10101101'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

		dt	b'10100000'	;拡張チェックデータ 03
		dt	b'01010010'	;
		dt	b'00000011'	;bit7=0:   PULL-DOWN 指定

		dt	b'01000000'	;拡張チェックデータ 04
		dt	b'10101101'	;
		dt	b'10000010'	;bit7=1:   PULL-UP 指定

ic74367	;(+ ext)	; Hex Bus Driver (with 3-state outputs)
			; (2010/10/18 data 確認) (2010/10/29 HC,LS,ST check 確認)
ic74368	;(+ ext + inv)	; Hex Bus Driver (Inverted Data Outputs with 3-state outputs)
			; (2010/10/18 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10101101'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'2'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 02
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'10110000'	;拡張チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000011'	;bit7=0:   PULL-DOWN 指定

		dt	b'01010000'	;拡張チェックデータ 02
		dt	b'10101101'	;
		dt	b'10000010'	;bit7=1:   PULL-UP 指定

ic74373	;(+ ext)	; Octal D-type Transparent Latche (with 3-state outputs)
			; (2010/10/24 data 確認)
ic74533	;(+ ext + inv)	; Octal D-type Transparent Latche (with inverted 3-state outputs)
			; (2010/10/24 data 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11001000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'10010100'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00001001'	;RD --,--,--,--,19,18,17,16
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00001000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	(No change)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11111000'	;チェックデータ 03
		dt	b'11111111'	;
		dt	b'00001111'	;

		dt	b'11001000'	;チェックデータ 04	(No change)
		dt	b'10010100'	;
		dt	b'00001001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00110100'	;拡張チェックデータ 01
		dt	b'01100011'	;
		dt	b'00000110'	;bit7=0:   PULL-DOWN 指定

		dt	b'11001100'	;拡張チェックデータ 02
		dt	b'10010100'	;
		dt	b'10001001'	;bit7=1:   PULL-UP 指定

ic74374	;(+ ext)	; Octal D-type Flip-Flop (with 3-state outputs)
			; (2010/10/24 data 確認)
ic74534	;(+ ext + inv)	; Octal D-type Flip-Flop (with inverted 3-state outputs)
			; (2010/10/24 data 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11001000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'10010100'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'10001001'	;RD CK,--,--,--,19,18,17,16
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;Clock Pin
		dt	b'00001000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 02	(No change)
		dt	b'01100011'	;
		dt	b'00000110'	;

		dt	b'11111000'	;チェックデータ 03
		dt	b'11110111'	;
		dt	b'10001111'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11001000'	;チェックデータ 04	(No change)
		dt	b'10010100'	;
		dt	b'00001001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00110100'	;拡張チェックデータ 01
		dt	b'01100011'	;
		dt	b'00000110'	;bit7=0:   PULL-DOWN 指定

		dt	b'11001100'	;拡張チェックデータ 02
		dt	b'10010100'	;
		dt	b'10001001'	;bit7=1:   PULL-UP 指定

ic74375			; Quad Bistable Latche
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10110011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'10100000'	;チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000001'	;

		dt	b'00110000'	;チェックデータ 02	(No change)
		dt	b'00011110'	;
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 03
		dt	b'11101101'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 04	(No change)
		dt	b'10100001'	;
		dt	b'00000000'	;

ic74377			; Octal D-type Flip-Flop (with Enable)
			; (2010/10/18 data 確認)	NG

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11001000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'10010100'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'10001001'	;RD CK,--,--,--,19,18,17,16
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;Clock Pin
		dt	b'00001000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110100'	;チェックデータ 02	(No change)
		dt	b'01100011'	;
		dt	b'00000110'	;

		dt	b'11111000'	;チェックデータ 03
		dt	b'11110111'	;
		dt	b'10001111'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11001100'	;チェックデータ 04	(No change)
		dt	b'10011100'	;
		dt	b'00001001'	;

ic74378			; Hex D-type Flip-Flop (with Enable)
			; (2010/10/18 data 確認)
	
		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01010101'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000010'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11010000'	;チェックデータ 02	(No change)
		dt	b'10100010'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 03
		dt	b'11110111'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 04	(No change)
		dt	b'01010101'	;
		dt	b'00000010'	;

ic74379			; Quad D-type Flip-Flop (with Enable)
			; (2010/10/18 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00110110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01
		dt	b'00100010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11010000'	;チェックデータ 02	(No change)
		dt	b'11100011'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'11010101'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 04	(No change)
		dt	b'00010100'	;
		dt	b'00000010'	;

ic74386			; Quad 2-Input Exclusive-OR Gate
			; (2010/10/18 data 確認) (2010/10/30 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01100001'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 02
		dt	b'01110101'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'11101011'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10011110'	;
		dt	b'00000001'	;

ic74390			; Dual Decade Counter
			; (2010/10/19 data 確認) (2010/10/29 LS check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'10010000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'01000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000010'	;RD --,--,--,--,--,--,15,14
		dt	d'6'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'11010000'	;チェックデータ 02	1	QA=1,	QB=1
		dt	b'11100001'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10010000'	;チェックデータ 03	2		QC=1
		dt	b'01010010'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11010000'	;チェックデータ 04	3	QA=1,	QB,C=1
		dt	b'11110011'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10010000'	;チェックデータ 05	4		QD=1
		dt	b'01001100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'11010000'	;チェックデータ 06	5	QA=1	
		dt	b'11000000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74390s		; Dual Decade Counter	; BCD count sequence (Pin 3-4, 13-12 をジャンパ)
			; (2010/10/19 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000010'	;RD --,--,--,--,--,--,15,14
		dt	d'11'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01	(Clear)
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'01010000'	;チェックデータ 02	1	QA=1
		dt	b'10000000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00010000'	;チェックデータ 03	2	QB=1
		dt	b'00100001'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01010000'	;チェックデータ 04	3	QA,B=1
		dt	b'10100001'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00010000'	;チェックデータ 05	4	QC=1
		dt	b'00010010'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01010000'	;チェックデータ 06	5	QA,C=1
		dt	b'10010010'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00010000'	;チェックデータ 07	6	QB,C=1
		dt	b'00110011'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01010000'	;チェックデータ 08	7	QA,B,C=1
		dt	b'10110011'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00010000'	;チェックデータ 09	8	QD=1
		dt	b'00001100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01010000'	;チェックデータ 10	9	QA,D=1
		dt	b'10001100'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00010000'	;チェックデータ 11	10	
		dt	b'00000000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74393			; Dual 4-bit Binary Counter
			; (2010/10/18 data 確認) (2010/10/29 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01111111'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'7'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Clear)
		dt	b'10000000'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02	1	QA=1
		dt	b'01000000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 03	2	QB=1
		dt	b'00100001'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 04	4	QC=1
		dt	b'00010010'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

		dt	b'00100000'	;チェックデータ 05	8	QD=1
		dt	b'00001100'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'04'

		dt	b'10100000'	;チェックデータ 06	15	QA,B,C,D=1
		dt	b'01111111'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'07'

		dt	b'00100000'	;チェックデータ 07	16
		dt	b'00000000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic74442			; Quad Tridirectional Bus Transceiver

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74443			; Quad Tridirectional Bus Transceiver

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74444			; Quad Tridirectional Bus Transceiver

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74490			; Dual 4-bit Decade Counter
			; (2010/10/19 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000010'	;RD --,--,--,--,--,--,15,14
		dt	d'8'		;チェックデータ個数

		dt	b'11000000'	;チェックデータ 01	(Set-to-9)
		dt	b'11001100'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 02	(Clear)
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 03	(Count 1)
		dt	b'10000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	(Count 2)
		dt	b'00100001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 05	(Count 3)
		dt	b'10100001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06	(Count 4)
		dt	b'00010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 07	(Count 5)
		dt	b'10010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	(Count 6)
		dt	b'00110011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 09	(Count 7)
		dt	b'10110011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10	(Count 8)
		dt	b'00001100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 11	(Count 9)
		dt	b'10001100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	(Count 10)
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74540	;(+ ext)	; Octal Bus Buffer (with Inverted, 3-State Outputs)
			; (2010/10/19 data 確認) (2010/10/29 HC check 確認)
ic74541	;(+ ext + inv)	; Octal Bus Buffer (with Non-Inverted, 3-State Outputs)
			; (2010/10/19 data 確認) (2010/10/29 HC check 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000111'	;RD --,--,--,--,19,18,17,16
		dt	d'2'		;チェックデータ個数

		dt	b'11111000'	;チェックデータ 01
		dt	b'00000111'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'11111000'	;
		dt	b'00000111'	;

		dt	d'4'		;拡張チェックデータ個数

		dt	b'11111100'	;拡張チェックデータ 01
		dt	b'00000111'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000100'	;拡張チェックデータ 02
		dt	b'11111000'	;
		dt	b'10000111'	;bit7=1:   PULL-UP 指定

		dt	b'11111000'	;拡張チェックデータ 03
		dt	b'00000111'	;
		dt	b'00001000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 04
		dt	b'11111000'	;
		dt	b'10001111'	;bit7=1:   PULL-UP 指定

ic74563	;(+ ext)	; Octal Transparent Latche (with 3-state outputs)
			; (2010/10/19 data 確認)
ic74573	;(+ ext + inv)	; Octal Transparent Latche (with 3-state outputs)
			; (2010/10/19 data 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11110000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00001111'	;RD --,--,--,--,19,18,17,16
		dt	d'6'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'11111000'	;
		dt	b'00001111'	;

		dt	b'00000000'	;チェックデータ 02
		dt	b'11110000'	;
		dt	b'00001111'	;

		dt	b'11111000'	;チェックデータ 03
		dt	b'11110111'	;
		dt	b'00001111'	;

		dt	b'11111000'	;チェックデータ 04
		dt	b'00001111'	;
		dt	b'00000000'	;

		dt	b'11111000'	;チェックデータ 05
		dt	b'00000111'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 06
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000100'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11111100'	;拡張チェックデータ 02
		dt	b'11110111'	;
		dt	b'10001111'	;bit7=1:   PULL-UP 指定

ic74564	;(+ ext)	; Octal D-type Flip-Flop (with 3-state outputs)
			; (2010/10/19 data 確認)	NG
ic74574	;(+ ext + inv)	; Octal D-type Flip-Flop
			; (2010/10/19 data 確認)

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11110000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'10001111'	;RD CK,--,--,--,19,18,17,16
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;Clock Pin
		dt	b'00001000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'11110000'	;
		dt	b'10001111'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 02
		dt	b'11110000'	;
		dt	b'00001111'	;

		dt	b'11111000'	;チェックデータ 03
		dt	b'00000111'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000100'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11111100'	;拡張チェックデータ 02
		dt	b'11110111'	;
		dt	b'10001111'	;bit7=1:   PULL-UP 指定

ic74590	;(+ ext)	; 8-Bit Binary Counter/Register (with 3-state outputs)
			; (2010/10/24 data 確認) 暴走

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000010'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'10100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'13'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Counter Clear)
		dt	b'10001000'	;	CCK(11)=0, RCK(13)=1
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 02	255	QA,B,C,D=1
		dt	b'10010111'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'ff'

		dt	b'00000000'	;チェックデータ 03	0	QA,B,C,D=0
		dt	b'10011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK

		dt	b'00000000'	;チェックデータ 04	1	QA=1
		dt	b'10011000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK

		dt	b'00010000'	;チェックデータ 05	3	QA,B=1
		dt	b'10011000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

		dt	b'00010000'	;チェックデータ 06	4	QA,B=1
		dt	b'10111000'	;
		dt	b'00000010'	;		  Clock Pin=1: (positive edge)	  CCK

		dt	b'00110000'	;チェックデータ 07	7	QA,B,C=1
		dt	b'10011000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'03'

		dt	b'00110000'	;チェックデータ 08	7	QA,B,C=1
		dt	b'11011000'	;			(Inhibit)
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

		dt	b'01010000'	;チェックデータ 09	10	QB,D=1
		dt	b'10011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'03'

		dt	b'01010000'	;チェックデータ 10	0	QB,D=1	(Clear)
		dt	b'00001000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 11	0		(Clear)
		dt	b'10011000'	;
		dt	b'00000000'	;

		dt	b'00010000'	;チェックデータ 12	2	QB=1
		dt	b'10011000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定 CCK
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'01000010'	;RD --,SP,--,--,--,--,15,14
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力ピン割当の変更指定

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'11110000'	;拡張チェックデータ 02
		dt	b'00000111'	;
		dt	b'10000011'	;bit7=1:   PULL-UP 指定

ic74592			; 8-Bit Binary Counter (with Input Register)
			; (2010/10/24 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'16'		;チェックデータ個数

		dt	b'11100000'	;チェックデータ 01
		dt	b'01011111'	;	'00111111' 252	A--H
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 02	252	(Register Store)
		dt	b'11011111'	;			RCK=positive edge
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 03		(No Change)
		dt	b'01011111'	;			RCK=negaitive edge
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 04	252	(Data Load to Counter)
		dt	b'00011000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'00011000'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 06	254
		dt	b'00011000'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

		dt	b'00000000'	;チェックデータ 07	255	RCO(9)=0
		dt	b'00010000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	256(0)	RCO(9)=1
		dt	b'00011000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 09	3
		dt	b'00011000'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'03'

		dt	b'00000000'	;チェックデータ 10	0	(Counter Clear)
		dt	b'00001000'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 11	1
		dt	b'00011000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	252	(Data Load to Counter)
		dt	b'00011000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 13	253
		dt	b'00011000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14	253	(Counter Hold)
		dt	b'01011000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 15	253	(Counter Hold)
		dt	b'01011000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 16	255	RCO(9)=0
		dt	b'00010000'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

ic74595			; 8-Bit Shift Register/Latch (with 3-state outputs)

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'0'		;チェックデータ個数

ic74597			; 8-Bit Shift Register/Latch

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'0'		;チェックデータ個数

ic74620	;(+ ext)	; Octal Bus Transceivers (with 3-state outputs)
			; (2010/10/19 data 確認)	NG
ic74623	;(+ ext + inv)	; Octal Bus Transceivers (with 3-state outputs)
			; (2010/10/19 data 確認)	NG

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11111000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000111'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'4'		;チェックデータ個数

		dt	b'10101000'	;チェックデータ 01	A=O,B=I
		dt	b'10101010'	;
		dt	b'00000010'	;
					;チェックデータ 02
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'01000111'	;RD --,SP,--,--,19,18,17,16
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力ピン割当の変更指定

		dt	b'01010100'	;チェックデータ 03	A=I,B=O
		dt	b'01010101'	;
		dt	b'00001101'	;
					;チェックデータ 04
		dt	b'11111000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111111'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'01000111'	;RD --,SP,--,--,19,18,17,16
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力ピン割当の変更指定

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00001000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11111000'	;拡張チェックデータ 02
		dt	b'11111111'	;
		dt	b'00001111'	;bit7=1:   PULL-UP 指定

ic74643	;(+ ext)	; Octal Bus Transceivers (with 3-state outputs)
			; (2010/10/18 data 確認)	NG

		dt	pin20		;ＩＣピン数(Vcc Pin)
		dt	b'11111000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000111'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'6'		;チェックデータ個数

		dt	b'01010000'	;チェックデータ 01	A=O,B=I
		dt	b'10101101'	;
		dt	b'00000010'	;

		dt	b'10101000'	;チェックデータ 02	A=O,B=I
		dt	b'01010010'	;
		dt	b'00000101'	;
					;チェックデータ 03
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'01000111'	;RD --,SP,--,--,19,18,17,16
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力ピン割当の変更指定

		dt	b'01010100'	;チェックデータ 04	A=I,B=O
		dt	b'01010101'	;
		dt	b'00000101'	;

		dt	b'10101100'	;チェックデータ 05	A=I,B=O
		dt	b'10101010'	;
		dt	b'00000010'	;
					;チェックデータ 06
		dt	b'11111000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'11111111'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'01000111'	;RD --,SP,--,--,19,18,17,16
					;bit6=1: 特殊処理指定
		dt	b'00000100'	;bit2=1: 入出力ピン割当の変更指定

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00001000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11111000'	;拡張チェックデータ 02
		dt	b'11111111'	;
		dt	b'00001111'	;bit7=1:   PULL-UP 指定

ic74646			; Octal Bus Transceiver/Register

		dt	pin24 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  8, 7, 6, 5, 4, 3, 2, 1
		dt	b'00000000'	;RC 17,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,23,22,21,20,19,18
		dt	d'0'		;チェックデータ個数

ic74652			; Octal Bus Transceiver/Register

		dt	pin24 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  8, 7, 6, 5, 4, 3, 2, 1
		dt	b'00000000'	;RC 17,16,15,14,13,11,10, 9
		dt	b'00000000'	;RD --,--,23,22,21,20,19,18
		dt	d'0'		;チェックデータ個数

ic74668			; Synchronous UP/Down Decade Counter
			; (2010/10/24 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'13'		;チェックデータ個数

		dt	b'11010000'	;チェックデータ 01	7	A,B,C=1
		dt	b'11000001'	;				QA,B,C=1  (Load)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11010000'	;チェックデータ 02	8	QD=1,RC=1 (Count Up)
		dt	b'00101001'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	9	QA,D=1,RC=0
		dt	b'00101000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04	10(0)	RC=1
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05	1	QA=1,RC=1
		dt	b'00001000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	2	QB=1,RC=1
		dt	b'10001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 07	2	QB=1,RC=1  (Inhibit)
		dt	b'10011100'	;					    U/D=1
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	2	QB=1,RC=1  (Inhibit)
		dt	b'10011100'	;					    U/D=0
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 09	1	QA=1,RC=1 (Count Down)
		dt	b'00001000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10	0	QA,D=0,RC=0
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 11	9	QA,D=1,RC=1
		dt	b'00101000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	8	QD=1,RC=1
		dt	b'00101000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13	7	QA,B,C=1,RC=1
		dt	b'11001000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74669			; Synchronous Up/Down 4-bit Binary Counter
			; (2010/10/24 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'13'		;チェックデータ個数

		dt	b'01010000'	;チェックデータ 01	13	A,C,D=1
		dt	b'01100011'	;				QA,C,D=1,RC=1	(Load)
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010000'	;チェックデータ 02	14	QB,C,D=1,RC=1	(Count Up)
		dt	b'11101011'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	15	QA,B,C,D=1,RC=0
		dt	b'11101000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 04	16(0)	RC=1
		dt	b'00001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05	1	QA=1,RC=1
		dt	b'00001000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	2	QB=1,RC=1
		dt	b'10001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 07	2	QB=1,RC=1  (Inhibit)
		dt	b'10011100'	;					    U/D=1
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	2	QB=1,RC=1  (Inhibit)
		dt	b'10011100'	;					    U/D=0
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 09	1	QA=1,RC=1 (Count Down)
		dt	b'00001000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10	0	QA,D=0,RC=0
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 11	15	QA,B,C,D=1,RC=1
		dt	b'11101000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	14	QB,C,D=1,RC=1
		dt	b'11101000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13	13	QA,C,D=1,RC=1
		dt	b'01101000'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic74670			; 4 Word × 4 Bit Register File (with 3-state outputs)

		dt	pin16 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'0'		;チェックデータ個数

ic74679			; 12-bit Address Comparator

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74680			; 8-bit Magnitude Comparator

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74682			; 8-bit Magnitude Comparator

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74684			; 8-bit Magnitude Comparator

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74688			; 8-Bit Equality Comparator

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

ic74697			; Synchronous Presettable 4-Bit Up/Down Counter (with Output Register)

		dt	pin20 + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  6, 5, 4, 3, 2, 1,--,--  ;入出力割当
		dt	b'00000000'	;RC 15,14,13,12,11, 9, 8, 7
		dt	b'00000000'	;RD --,--,--,--,19,18,17,16
		dt	d'0'		;チェックデータ個数

;==========================================================================

ic4000			; Dual 3-Input NOR Gate Plus Inverter
			; (2010/10/19 data 確認) (2010/10/30 40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00110100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00110100'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 02
		dt	b'01001000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'10010001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'00001010'	;
		dt	b'00000001'	;

		dt	b'10000000'	;チェックデータ 05
		dt	b'11010011'	;
		dt	b'00000001'	;

ic4001			; Quad 2-Input NOR Gate
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)
ic4071	;(+ inv)	; Quad 2-Input OR Gate
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01100001'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01
		dt	b'01100001'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'10010010'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 03
		dt	b'00001100'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10011110'	;
		dt	b'00000001'	;

ic4002			; Dual 4-Input NOR Gate
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)
ic4072	;(+ inv)	; Dual 4-Input OR Gate
			; (2010/10/19 data 確認) (2010/10/30 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'6'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'00010000'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 03
		dt	b'00100000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'01000001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'10000010'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 06
		dt	b'11110011'	;
		dt	b'00000000'	;

ic4007			; Dual Complementary Pair Plus Inverter
; (注意)		ジャンパー必要 (IN: 3-6, A: 1-5-12, B: 2-9, C: 4-11, x: 8-10-13)

		dt	pin14 + atn	;ＩＣピン数(Vcc Pin)	     ;注意喚起指定
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10000010'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'11000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'10000011'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10000010'	;
		dt	b'00000000'	;

ic4011			; Quad 2-Input NAND Gate
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)
ic4081	;(+ inv)	; Quad 2 Input AND Gate
			; (2010/10/19 data 確認)
ic4093			; Quad 2-Input NAND Schmitt Triggers
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01100001'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01
		dt	b'01100001'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 02
		dt	b'11110011'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'01101101'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10011110'	;
		dt	b'00000001'	;

ic4012			; Dual 4-Input NAND Gate
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)
ic4082	;(+ inv)	; Dual 4-Input AND Gate
			; (2010/10/19 data 確認) (2010/10/30 40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'6'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 02
		dt	b'00010000'	;
		dt	b'00000001'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'00100000'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 04
		dt	b'01000001'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 05
		dt	b'10000010'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 06
		dt	b'11110011'	;
		dt	b'00000000'	;

ic4013			; Dual D-Type Flip Flop
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000001'	;RD CK,--,--,--,--,--,--,13
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'01000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'5'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01
		dt	b'00001100'	;			SET=1
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'10100001'	;			RESET=1
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 03
		dt	b'10101101'	;			SET=1,RESET=1
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 04
		dt	b'10000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 05
		dt	b'00010010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic4015			; Dual 4-Stage Static Shift Register (with serial input/parallel output)
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11110001'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'6'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Clear)
		dt	b'00000010'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 02	Q1=1
		dt	b'10000101'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 03	Q2=1
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 04	Q1,3=1
		dt	b'10100101'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 05	Q2,4=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06	(Clear)
		dt	b'00000110'	;
		dt	b'00000011'	;

ic4016	;(+ ext)	; Quad Analog Switch/Quad Multiplexer
			; (2010/10/19 data 確認) (2010/10/29 40 check 確認)
ic4066	;(+ ext)	; Quad Analog Switch/Quad Multiplexer
			; (2010/10/19 data 確認) (2010/10/29 HC,40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00110000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'2'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	on
		dt	b'10000110'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 02	on
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01	off
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11000000'	;拡張チェックデータ 02	off
		dt	b'00110000'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic4017			; Decade Counter/Divider
			; (2010/10/19 data 確認) (2010/10/30 HC,40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'17'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	Q0,CO=1 (Clear)
		dt	b'01000000'	;
		dt	b'00000010'	;

		dt	b'00100000'	;チェックデータ 02	Q1,CO=1
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 03	Q2,CO=1
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	Q3,CO=1
		dt	b'01000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	Q4,CO=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	Q5=1
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	Q6=1
		dt	b'00000001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	Q7=1
		dt	b'00000010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 09	Q8=1
		dt	b'00001000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10	Q9=1
		dt	b'00100000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 11	Q0,CO=1
		dt	b'01000000'	;
		dt	b'00000001'	;			(positive edge)

		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'10000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'01000000'	;RD --,SP,--,--,--,--,15,14
					;bit6=1: 特殊処理指定
		dt	b'00000010'	;bit1=1: クロック入力ピンの変更指定

		dt	b'00100000'	;チェックデータ 13	Q1,CO=1
		dt	b'11000000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'10000000'	;チェックデータ 14	Q2,CO=1
		dt	b'11000000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 15	Q3,CO=1
		dt	b'11000100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 16	Q4,CO=1
		dt	b'11010000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'01000000'	;チェックデータ 17	Q0,CO=1 (Clear)
		dt	b'11000000'	;
		dt	b'00000011'	;

ic4018			; Presettable Divide-By-'N' Counter
; (注意)		ジャンパー必要 (1-13): Decade Counter
			;					NG

		dt	pin16 + atn	;ＩＣピン数(Vcc Pin)	     ;注意喚起指定
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10100011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'23'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01	(Reset)
		dt	b'10100011'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 02
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 03
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04
		dt	b'10100000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05
		dt	b'10000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07
		dt	b'00000001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 08
		dt	b'00000001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 09
		dt	b'00000011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 10
		dt	b'00100011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 11
		dt	b'10100011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 12
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14
		dt	b'10100000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 15
		dt	b'10000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 16
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 17
		dt	b'01001001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 18	(Preset)
		dt	b'01011011'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 19	(Preset)
		dt	b'01011011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 20
		dt	b'00100011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 21
		dt	b'10100011'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 22
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 23
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic4019			; Quad AND-OR Select Gate
			; (2010/10/19 data 確認)	NG

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11110000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'14'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 02
		dt	b'00000111'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 03
		dt	b'11111111'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 04
		dt	b'11110111'	;
		dt	b'00000011'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'00001000'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 06
		dt	b'10001000'	;
		dt	b'00000011'	;

		dt	b'00010000'	;チェックデータ 07
		dt	b'10001000'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 08
		dt	b'01001000'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 09
		dt	b'01001000'	;
		dt	b'00000001'	;

		dt	b'10000000'	;チェックデータ 10
		dt	b'00101000'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 11
		dt	b'00101001'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 12
		dt	b'00011010'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 13
		dt	b'00011100'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 14
		dt	b'11111111'	;
		dt	b'00000011'	;

ic4020	;(+ rep)	; 14-Stage Ripple-Carry Binary Counter/Dividers
			; (2010/10/20 data 確認) (2010/10/29 HC,40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11001111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'15'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Reset)
		dt	b'00100000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	1	Q1=1
		dt	b'00011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 03	8	Q4=1
		dt	b'00010100'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'07'

		dt	b'00000000'	;チェックデータ 04	16	Q5=1
		dt	b'00010001'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'10000000'	;チェックデータ 05	32	Q6=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'10'

		dt	b'00000000'	;チェックデータ 06	64	Q7=1
		dt	b'00010010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'20'

		dt	b'00000000'	;チェックデータ 07	128	Q8=1
		dt	b'10010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'40'

		dt	b'00000000'	;チェックデータ 08	256	Q9=1
		dt	b'01010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'80'

		dt	b'00000000'	;チェックデータ 09	512	Q10=1
		dt	b'00010000'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'01',h'00'

		dt	b'00000000'	;チェックデータ 10	1024	Q11=1
		dt	b'00010000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'02',h'00'

		dt	b'00010000'	;チェックデータ 11	2048	Q12=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'04',h'00'

		dt	b'00100000'	;チェックデータ 12	4096	Q13=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'08',h'00'

		dt	b'01000000'	;チェックデータ 13	8192	Q14=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'10',h'00'

		dt	b'11110000'	;チェックデータ 14	16383	Q1-14=1
		dt	b'11011111'	;
		dt	b'11000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'1f',h'ff'

		dt	b'00000000'	;チェックデータ 15	16384	Q1-14=0
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic4014	;(+ spc)	; 8-Stage Static Shift Register
			; (2010/10/24 data 確認) (2010/10/30 40 check 確認)
ic4021			; 8-Stage Static Shift Register
			; (2010/10/24 data 確認) (2010/10/30 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'7'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00001000'	;	'00000000'  PI1--PI8	(Parallel)
		dt	b'01000000'	;	     '000'  Q6,7,8
					;bit6=1: 特殊処理指定 (クロック追加はしない)	4021
		dt	b'00100000'	;bit5=1: クロック追加指定 (+ spc)		4014

		dt	b'11110000'	;チェックデータ 02
		dt	b'00001010'	;	'01010101'  PI1--PI8	(Parallel)
		dt	b'01000001'	;	     '101'  Q6,7,8
					;bit6=1: 特殊処理指定 (クロック追加はしない)	4021
		dt	b'00100000'	;bit5=1: クロック追加指定 (+ spc)		4014

		dt	b'00000000'	;チェックデータ 03
		dt	b'11001101'	;	'10101010'  PI1--PI8	(Parallel)
		dt	b'01000010'	;	     '010'  Q6,7,8
					;bit6=1: 特殊処理指定 (クロック追加はしない)	4021
		dt	b'00100000'	;bit5=1: クロック追加指定 (+ spc)		4014

		dt	b'11110000'	;チェックデータ 04		Q6,7,8=1
		dt	b'11001111'	;	'11111111'  PI1--PI8	(Parallel)
		dt	b'01000011'	;	     '111'  Q6,7,8
					;bit6=1: 特殊処理指定 (クロック追加はしない)	4021
		dt	b'00100000'	;bit5=1: クロック追加指定 (+ spc)		4014

		dt	b'01000000'	;チェックデータ 05	6	Q7,8=1
		dt	b'01000000'	;	'00000011'  Q1---Q8	(Serial)
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'06'

		dt	b'00000000'	;チェックデータ 06	8	Q6,7,8=0
		dt	b'00100000'	;	'11000000'  Q1---Q8	(Serial)
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

		dt	b'00100000'	;チェックデータ 07	13	Q6,7,=1
		dt	b'01000000'	;	'00000110'  Q1---Q8	(Serial)
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'05'

ic4022			; Octal Counter/Divider
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01110101'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'11'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01	Q0=1	(Reset)
		dt	b'01000000'	;
		dt	b'00000010'	;

		dt	b'00010000'	;チェックデータ 02	Q1=1
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 03	Q2=1
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	Q3=1
		dt	b'01000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	Q4=1
		dt	b'00100000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 06	Q5=1
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	Q6=1
		dt	b'00000001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	Q7=1
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 09	Q0=1
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 10	Q0=1	(No Change)
		dt	b'11000000'	;
		dt	b'00000001'	;

		dt	b'00010000'	;チェックデータ 11	Q1=1	(Change)
		dt	b'01000000'	;
		dt	b'00000001'	;RC7=1->0: Clock enable=negative edge

ic4023			; Triple 3-Input NAND Gate
			; (2010/10/20 data 確認)
ic4073	;(+ inv)	; Triple 3-Input AND Gate
			; (2010/10/20 data 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00110100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00110100'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'00110100'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 03
		dt	b'10110101'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'01111110'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 05
		dt	b'11001011'	;
		dt	b'00000001'	;

ic4024			; 7 Stage Ripple-Carry Binary Counter/Dividers
			; (2010/10/20 data 確認) (2010/10/30 HC,40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'11010111'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,13
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'14'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	(Reset)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 02	1
		dt	b'10000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 03	2
		dt	b'01000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 04	3
		dt	b'11000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 05	4
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 06	5
		dt	b'10010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 07	6
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 08	7
		dt	b'11010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 09	8
		dt	b'00000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 10	16
		dt	b'00000010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'00100000'	;チェックデータ 11	32
		dt	b'00000001'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'10'

		dt	b'10100000'	;チェックデータ 12	64
		dt	b'00000000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'20'

		dt	b'10100000'	;チェックデータ 13	127
		dt	b'11010111'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'3f'

		dt	b'00100000'	;チェックデータ 14	128
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic4025			; Triple 3-Input NOR Gate
			; (2010/10/20 data 確認) (2010/10/30 40 check 確認)
ic4075	;(+ inv)	; Triple 3-Input OR Gate
			; (2010/10/20 data 確認) (2010/10/30 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00110100'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00110100'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 03
		dt	b'10000001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04
		dt	b'01001010'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 05
		dt	b'11001011'	;
		dt	b'00000001'	;

ic4027			; Dual J-K Master-Slave Flip-Flop
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'10000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'9'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01
		dt	b'00001100'	;			SET=1
		dt	b'00000010'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'01000000'	;			RESET=1
		dt	b'00000001'	;

		dt	b'10110000'	;チェックデータ 03
		dt	b'01001100'	;			SET=1,RESET=1
		dt	b'00000011'	;

		dt	b'00100000'	;チェックデータ 04
		dt	b'00100001'	;			K=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 05	(No change)
		dt	b'00000000'	;			J=0,K=0
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06
		dt	b'00010010'	;			J=1
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 07	(Change)
		dt	b'00110011'	;			J=1,K=1
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 08	(Change)
		dt	b'00110011'	;			J=1,K=1
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 09	(No change)
		dt	b'00000000'	;			J=0,K=0
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic4028			; BCD-to-Decimal Decoder
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00001111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'16'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01	0
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	1
		dt	b'00010000'	;
		dt	b'00000001'	;

		dt	b'00100000'	;チェックデータ 03	2
		dt	b'10000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 04	3
		dt	b'10010000'	;
		dt	b'00000010'	;

		dt	b'00010000'	;チェックデータ 05	4
		dt	b'01000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 06	5
		dt	b'01010010'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 07	6
		dt	b'11000100'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 08	7
		dt	b'11010000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 09	8
		dt	b'00101000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 10	9
		dt	b'00110001'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 11	10
		dt	b'10100000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 12	11
		dt	b'10110000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 13	12
		dt	b'01100000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 14	13
		dt	b'01110000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 15	14
		dt	b'11100000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 16	15
		dt	b'11110000'	;
		dt	b'00000000'	;

ic4029			; Presettable Binary/Decade Up/Down Counter
			; (2010/10/24 data 確認) (2010/10/29 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00100110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000001'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000010'	;RD --,--,--,--,--,--,15,14
		dt	d'23'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01	(Preset)     0
		dt	b'00010100'	;			Decade Mode
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	(Up Count)   1
		dt	b'00010110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 03	(Up Count)   2
		dt	b'00110100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 04	(Up Count)   3
		dt	b'00110110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 05	(Up Count)   4
		dt	b'00010100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 06	(Up Count)   5
		dt	b'00010110'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 07	(Up Count)   6
		dt	b'00110100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 08	(Up Count)   7
		dt	b'00110110'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 09	(Up Count)   8
		dt	b'00010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 10	(Up Count)   9	CARRY OUT=0
		dt	b'00010010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 11	(Down Count) 8
		dt	b'00000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 12	(Down Count) 7
		dt	b'00100110'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 13	(Down Count) 6
		dt	b'00100100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 14	(Down Count) 5
		dt	b'00000110'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 15	(Down Count) 4
		dt	b'00000100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 16	(Down Count) 3
		dt	b'00100110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 17	(Down Count) 2
		dt	b'00100100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 18	(Down Count) 1
		dt	b'00000110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 19	(Down Count) 0	CARRY OUT=0
		dt	b'00000000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 20	(Down Count) 0	CARRY IN=1
		dt	b'00000101'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 21	(Down Count) 9	CARRY IN=0
		dt	b'00000110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 22	(Preset)     6
		dt	b'11100100'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 23	(Up Count)   7
		dt	b'11110110'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic4030			; Quad 2-Input EXCLUSIVE-OR Gate
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)
ic4070			; Quad 2-Input EXCLUSIVE-OR Gate
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)
ic4077	;(+ inv)	; Quad 2-Input EXCLUSIVE-NOR Gate
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'01100001'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'4'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 02
		dt	b'11110011'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'01101101'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'10011110'	;
		dt	b'00000001'	;

ic4040	;(+ rep)	; 12-Stage Ripple-Carry Binary Counter/Dividers
			; (2010/10/20 data 確認) (2010/10/29 HC,40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11001111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'15'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Reset)
		dt	b'00100000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	1	Q1=1
		dt	b'00011000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 03	2	Q2=1
		dt	b'00010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 04	4	Q3=1
		dt	b'00010010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'02'

		dt	b'00000000'	;チェックデータ 05	8	Q4=1
		dt	b'00010001'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'04'

		dt	b'01000000'	;チェックデータ 06	16	Q5=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'00100000'	;チェックデータ 07	32	Q6=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'10'

		dt	b'10000000'	;チェックデータ 08	64	Q7=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'20'

		dt	b'00000000'	;チェックデータ 09	128	Q8=1
		dt	b'10010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'40'

		dt	b'00000000'	;チェックデータ 10	256	Q9=1
		dt	b'01010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'80'

		dt	b'00000000'	;チェックデータ 11	512	Q10=1
		dt	b'00010000'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'01',h'00'

		dt	b'00000000'	;チェックデータ 12	1024	Q11=1
		dt	b'00010000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'02',h'00'

		dt	b'00010000'	;チェックデータ 13	2048	Q12=1
		dt	b'00010000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'04',h'00'

		dt	b'11110000'	;チェックデータ 14	4095	Q1-12=1
		dt	b'11011111'	;
		dt	b'11000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'07',h'ff'

		dt	b'00000000'	;チェックデータ 15	4096	Q1-12=0
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic4043	;(+ ext)	; Quad 3-State NOR R/S Latch
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00011000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'5'		;チェックデータ個数

		dt	b'11110000'	;チェックデータ 01
		dt	b'01111111'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'00100101'	;
		dt	b'00000010'	;

		dt	b'00000000'	;チェックデータ 03	(No change)
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'10110000'	;チェックデータ 04
		dt	b'01011011'	;
		dt	b'00000001'	;

		dt	b'00110000'	;チェックデータ 05	(No change)
		dt	b'00011001'	;
		dt	b'00000000'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00110000'	;拡張チェックデータ 02
		dt	b'00011000'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic4044	;(+ ext)	; Quad 3-State NAND R/S latch
			; (2010/10/20 data 確認) (2010/10/30 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10011000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'00100101'	;
		dt	b'00000010'	;

		dt	b'11000000'	;チェックデータ 03	(No change)
		dt	b'01100111'	;
		dt	b'00000011'	;

		dt	b'10010000'	;チェックデータ 04
		dt	b'11011011'	;
		dt	b'00000001'	;

		dt	b'11010000'	;チェックデータ 05	(No change)
		dt	b'11111111'	;
		dt	b'00000011'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'00010000'	;拡張チェックデータ 02
		dt	b'10011000'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

ic4045	;(+ rep)	; 21-Stage Counter

		dt	pin16z + atn + ivd	;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB --, 8, 7, 6, 5, 4, 2, 1  ;入出力割当
		dt	b'00000000'	;RC --,16,15,13,12,11,10, 9
		dt	b'10000000'	;RD CK,--,--,--,--,--,--,--
		dt	b'00000000'	;RB --, 8, 7, 6, 5, 4, 2, 1  ;Clock Pin
		dt	b'01000000'	;RC --,16,15,13,12,11,10, 9
		dt	b'00000000'	;RD --,--,--,--,--,--,--,--
		dt	d'0'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

ic4049			; Hex Buffer/Converter (Inverting type)
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)
ic4050	;(+ inv)	; Hex Buffer/Converter (Non-inverting type)
			; (2010/10/20 data 確認) (2010/11/08 40 check 確認)

		dt	pin16w + atn	;ＩＣピン数(特殊 Vcc Pin=1)  ;注意喚起指定 (*要 Vcc Pin 変更)
		dt	b'10100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01010010'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000010'	;RD --,--,--,--,--,16,15,14
		dt	d'2'		;チェックデータ個数

		dt	b'10100000'	;チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'00101101'	;
		dt	b'00000001'	;

ic4049x			; Hex Buffer/Converter (Inverting type)
			; (2010/10/20 data 確認)
ic4050x	;(+ inv)	; Hex Buffer/Converter (Non-inverting type)
			; (2010/10/20 data 確認)

		dt	pin24 + atn	;ＩＣピン数(特殊 Vcc Pin=1)  ;注意喚起指定(*ソケットアダプタ使用)
		dt	b'10100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'01010010'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000010'	;RD --,--,--,--,--,16,15,14
		dt	d'2'		;チェックデータ個数

		dt	b'10100000'	;チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'00101101'	;
		dt	b'00000001'	;

ic4051			; 8-Channel Analog Multiplexer/Demultiplexer
			; (2010/10/24 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'18'		;チェックデータ個数

		dt	b'10110000'	;チェックデータ 01	0
		dt	b'01000001'	;
		dt	b'00000011'	;

		dt	b'10110000'	;チェックデータ 02	1
		dt	b'11100001'	;
		dt	b'00000010'	;

		dt	b'10110000'	;チェックデータ 03	2
		dt	b'11010001'	;
		dt	b'00000001'	;

		dt	b'10110000'	;チェックデータ 04	3
		dt	b'10110001'	;
		dt	b'00000011'	;

		dt	b'10100000'	;チェックデータ 05	4
		dt	b'11001001'	;
		dt	b'00000011'	;

		dt	b'10110000'	;チェックデータ 06	5
		dt	b'11101000'	;
		dt	b'00000011'	;

		dt	b'10010000'	;チェックデータ 07	6
		dt	b'11011001'	;
		dt	b'00000011'	;

		dt	b'00110000'	;チェックデータ 08	7
		dt	b'11111001'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 09	0
		dt	b'10000000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 10	1
		dt	b'00100000'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 11	2
		dt	b'00010000'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 12	3
		dt	b'01110000'	;
		dt	b'00000000'	;

		dt	b'01010000'	;チェックデータ 13	4
		dt	b'00001000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 14	5
		dt	b'00101001'	;
		dt	b'00000000'	;

		dt	b'01100000'	;チェックデータ 15	6
		dt	b'00011000'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 16	7
		dt	b'00111000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 17	INH=1
		dt	b'10000010'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 18	INH=1
		dt	b'00111010'	;
		dt	b'00000000'	;

ic4052			; Dual 4-Channel Analog Multiplexer/Demultiplexer
			; (2010/10/24 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'10'		;チェックデータ個数

		dt	b'10100000'	;チェックデータ 01	0
		dt	b'00100001'	;
		dt	b'00000011'	;

		dt	b'10110000'	;チェックデータ 02	1
		dt	b'01110000'	;
		dt	b'00000010'	;

		dt	b'10010000'	;チェックデータ 03	2
		dt	b'01101001'	;
		dt	b'00000001'	;

		dt	b'00110000'	;チェックデータ 04	3
		dt	b'01011001'	;
		dt	b'00000011'	;

		dt	b'01010000'	;チェックデータ 05	0
		dt	b'11000000'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 06	1
		dt	b'10010001'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 07	2
		dt	b'10001000'	;
		dt	b'00000010'	;

		dt	b'11000000'	;チェックデータ 08	3
		dt	b'10111000'	;
		dt	b'00000000'	;

		dt	b'00010000'	;チェックデータ 09	INH=1
		dt	b'01000010'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 10	INH=1
		dt	b'00111010'	;
		dt	b'00000000'	;

ic4053			; Triple 2-Channel Analog Multiplexer/Demultiplexer
			; (2010/10/24 data 確認)	NG

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'10'		;チェックデータ個数

		dt	b'01010000'	;チェックデータ 01	0
		dt	b'10000000'	;
		dt	b'00000000'	;

		dt	b'01010000'	;チェックデータ 02	1
		dt	b'10100000'	;
		dt	b'00000001'	;

		dt	b'01010000'	;チェックデータ 03	2
		dt	b'10010000'	;
		dt	b'00000010'	;

		dt	b'01010000'	;チェックデータ 04	3
		dt	b'10110000'	;
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 05	4
		dt	b'10001000'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 06	5
		dt	b'10101000'	;
		dt	b'00000001'	;

		dt	b'11010000'	;チェックデータ 07	6
		dt	b'10011000'	;
		dt	b'00000010'	;

		dt	b'11010000'	;チェックデータ 08	7
		dt	b'10111000'	;
		dt	b'00000011'	;

		dt	b'00100000'	;チェックデータ 09	INH=1
		dt	b'01000011'	;
		dt	b'00000000'	;

		dt	b'01010000'	;チェックデータ 10	INH=1
		dt	b'10111010'	;
		dt	b'00000000'	;

ic4060	;(+ rep)	; 14-stage Binary Counter/Oscillator
			; (2010/10/23 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11110000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10000111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'13'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Reset)
		dt	b'01000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	8	Q4=1
		dt	b'00100100'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'00000000'	;チェックデータ 03	16	Q5=1
		dt	b'00100001'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'08'

		dt	b'10000000'	;チェックデータ 04	32	Q6=1
		dt	b'00100000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'10'

		dt	b'00000000'	;チェックデータ 05	64	Q7=1
		dt	b'00100010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'20'

		dt	b'00000000'	;チェックデータ 06	128	Q8=1
		dt	b'00100000'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'40'

		dt	b'00000000'	;チェックデータ 07	256	Q9=1
		dt	b'10100000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'00',h'80'

		dt	b'00000000'	;チェックデータ 08	512	Q10=1
		dt	b'00100000'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'01',h'00'

		dt	b'00010000'	;チェックデータ 09	2048	Q12=1	
		dt	b'00100000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'04',h'00'

		dt	b'00100000'	;チェックデータ 10	4096	Q13=1
		dt	b'00100000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'08',h'00'

		dt	b'01000000'	;チェックデータ 11	8192	Q14=1
		dt	b'00100000'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'10',h'00'

		dt	b'11110000'	;チェックデータ 12	16383	Q4-10,12-14=1
		dt	b'10100111'	;
		dt	b'11000011'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'00000001'	;bit0=1: クロック数の指定
		dt	h'1f',h'ff'

		dt	b'00000000'	;チェックデータ 13	16384	Q4-10,12-14=0
		dt	b'00100000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定

ic4068			; 8-Input NAND/AND Gate
			; (2010/10/20 data 確認)	NG

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'10'		;チェックデータ個数

		dt	b'11100000'	;チェックデータ 01
		dt	b'11110011'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 02
		dt	b'11110011'	;
		dt	b'00000001'	;

		dt	b'01000000'	;チェックデータ 03
		dt	b'11110011'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 04
		dt	b'11110010'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 05
		dt	b'11110001'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 06
		dt	b'11100011'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 07
		dt	b'11010011'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 08
		dt	b'10110011'	;
		dt	b'00000001'	;

		dt	b'11000000'	;チェックデータ 09
		dt	b'01110011'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 10
		dt	b'00000000'	;
		dt	b'00000001'	;

ic4069			; Hex Inverter
			; (2010/10/20 data 確認) (2010/10/29 40 check 確認)
ic40106			; Hex Schmitt Trigger
			; (2010/10/20 data 確認)
ic4584			; Hex Schmitt Trigger
			; (2010/10/20 data 確認) (2010/10/29 45 check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'10101101'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'2'		;チェックデータ個数

		dt	b'01000000'	;チェックデータ 01
		dt	b'10101101'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'01010010'	;
		dt	b'00000001'	;

ic4076	;(+ ext)	; 4-Bit D-Type Register
			; (2010/10/20 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000100'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'5'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Reset)
		dt	b'00000000'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 02
		dt	b'01000001'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01000000'	;チェックデータ 03	(No Change)
		dt	b'10101001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 04
		dt	b'10100010'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 05	(No Change)
		dt	b'01010010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	d'4'		;拡張チェックデータ個数

		dt	b'00010000'	;拡張チェックデータ 01
		dt	b'10100000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'11010000'	;拡張チェックデータ 02
		dt	b'10100011'	;
		dt	b'10000000'	;bit7=1:   PULL-UP 指定

		dt	b'00100000'	;拡張チェックデータ 03
		dt	b'01000000'	;
		dt	b'00000001'	;bit7=0:   PULL-DOWN 指定

		dt	b'11100000'	;拡張チェックデータ 04
		dt	b'01000011'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

ic4078			; 8-Input NOR/OR Gate
			; (2010/10/20 data 確認) (2010/10/29 HC check 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000001'	;RD --,--,--,--,--,--,--,13
		dt	d'10'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 02
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 03
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 04
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 05
		dt	b'00000010'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 06
		dt	b'00010000'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 07
		dt	b'00100000'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 08
		dt	b'01000000'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 09
		dt	b'10000000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 10
		dt	b'11110011'	;
		dt	b'00000000'	;

ic4086			; Expandable 4-Wide 2-Input AND-OR-INVERT Gate
			; (2010/10/20 data 確認)

		dt	pin14		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  3, 2, 1,--,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 12,11,10, 9, 8, 6, 5, 4
		dt	b'00000000'	;RD --,--,--,--,--,--,--,13
		dt	d'6'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01
		dt	b'01000000'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'11001010'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 03
		dt	b'01010100'	;
		dt	b'00000001'	;

		dt	b'01100000'	;チェックデータ 04
		dt	b'11011110'	;
		dt	b'00000001'	;

		dt	b'00000000'	;チェックデータ 05
		dt	b'01100000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 06
		dt	b'00000000'	;
		dt	b'00000000'	;

ic4094	;(+ ext)	; 8-Bit Shift and Store Register (3-state)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111111'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000001'	;RD CK,--,--,--,--,--,15,14
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'16'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01	1   Q1=0
		dt	b'00000000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10110000'	;チェックデータ 02	2   Q1=1
		dt	b'00000000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	3   Q2=1
		dt	b'00000001'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10110000'	;チェックデータ 04	4   Q1,3=1
		dt	b'00000010'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 05	5   Q2,4=1
		dt	b'00000101'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10110000'	;チェックデータ 06	6   Q1,3,5=1
		dt	b'00000010'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10110000'	;チェックデータ 07	7   Q1,2,4,6=1
		dt	b'10000101'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 08	8   Q2,3,5,7=1
		dt	b'01000011'	;
		dt	b'10000011'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010000'	;チェックデータ 09	9   Q3,4,6,8,s=1
		dt	b'10101110'	;
		dt	b'00000010'	;			(positive)

		dt	b'00110000'	;チェックデータ 10	    Q3,4,6,8,s,'s=1
		dt	b'10111110'	;
		dt	b'00000010'	;			(negative)

		dt	b'11110000'	;チェックデータ 11	10  Q1,4,5,7,'s=1
		dt	b'01010100'	;
		dt	b'00000011'	;			(positive)

		dt	b'10100000'	;チェックデータ 12	    Q1,4,5,7=1
		dt	b'01000100'	;
		dt	b'00000011'	;			(negative)

		dt	b'11100000'	;チェックデータ 13	11  Q1,4,5,7,s=1
		dt	b'10010100'	;
		dt	b'00000011'	;			(positive)

		dt	b'10100000'	;チェックデータ 14	    Q1,4,5,7,s,'s=1
		dt	b'10011100'	;
		dt	b'00000011'	;			(negative)

		dt	b'11100000'	;チェックデータ 15	12  Q1,4,5,7,'s=1
		dt	b'10010100'	;
		dt	b'00000011'	;			(positive)

;;;;;;;;;;

		dt	b'10100000'	;チェックデータ 16	    Q1,4,5,7,'s=1
		dt	b'10010100'	;
		dt	b'00000011'	;			(negative)


		dt	d'2'		;拡張チェックデータ個数

		dt	b'00000000'	;拡張チェックデータ 01
		dt	b'00011000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10000000'	;拡張チェックデータ 02
		dt	b'11111111'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

ic40193			; Synchronous 4-Bit Up/Down Decade Counter
			; (2010/10/20 data 確認) (2010/10/30 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000110'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000000'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000001'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'13'		;チェックデータ個数

		dt	b'10000000'	;チェックデータ 01	0   (Clear)
		dt	b'11111001'	;
		dt	b'00000011'	;

		dt	b'11000000'	;チェックデータ 02	13  (Preset)
		dt	b'11011111'	;
		dt	b'00000010'	;

		dt	b'10100000'	;チェックデータ 03	14  (Count Up)
		dt	b'11100110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 04	15  (Count Up)  CR=0
		dt	b'10100110'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10000000'	;チェックデータ 05	0   (Count Up)
		dt	b'11100000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11000000'	;チェックデータ 06	1   (Count Up)
		dt	b'11100000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 07	2   (Count Up)
		dt	b'11100001'	;
		dt	b'00000000'	;			(positive edge)

		dt	b'10000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'01000000'	;RD --,SP,--,--,--,--,15,14
					;bit6=1: 特殊処理指定
		dt	b'00000010'	;bit1=1: クロック入力ピンの変更指定

		dt	b'01000000'	;チェックデータ 09	1   (Count Down)
		dt	b'11100001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00000000'	;チェックデータ 10	0   (Count Down)  BR=0
		dt	b'01100001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 11	15  (Count Down)
		dt	b'11100111'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 12	14  (Count Down)
		dt	b'11100111'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11000000'	;チェックデータ 13	13  (Count Down)
		dt	b'11100111'	;
		dt	b'00000000'	;			(positive edge)

ic40194			; 4-Bit Bidirectional Universal Shift Register
			; (2010/10/23 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00100000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'9'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Reset)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00010000'	;チェックデータ 02	(Shift Left)
		dt	b'01010100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 03	(Shift Left)
		dt	b'10010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 04	(Hold)
		dt	b'10000100'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 05	(Shift Right)
		dt	b'01001000'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00010000'	;チェックデータ 06	(Shift Right)
		dt	b'00001000'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00110000'	;チェックデータ 07	(Hold)
		dt	b'00000100'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01010000'	;チェックデータ 08	(Parallel)
		dt	b'10011001'	;
		dt	b'10000010'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10010000'	;チェックデータ 09	(Parallel)
		dt	b'01011010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

ic4501			; Triple Gate
			; (2010/10/21 data 確認) (2010/10/30 45 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10010000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'6'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'10010000'	;
		dt	b'00000001'	;

		dt	b'00010000'	;チェックデータ 02
		dt	b'10110001'	;
		dt	b'00000010'	;

		dt	b'00100000'	;チェックデータ 03
		dt	b'11010010'	;
		dt	b'00000010'	;

		dt	b'01000000'	;チェックデータ 04
		dt	b'10110100'	;
		dt	b'00000010'	;

		dt	b'10000000'	;チェックデータ 05
		dt	b'11011000'	;
		dt	b'00000010'	;

		dt	b'11110000'	;チェックデータ 06
		dt	b'01101111'	;
		dt	b'00000010'	;

ic4502	;(+ ext)	; Strobed Hex Inverter/Buffer
			; (2010/10/21 data 確認) (2010/10/30 45 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00101101'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01
		dt	b'00101101'	;
		dt	b'00000001'	;

		dt	b'01010000'	;チェックデータ 02
		dt	b'10010010'	;
		dt	b'00000010'	;

		dt	b'00000000'	;チェックデータ 03
		dt	b'01000000'	;			INHIBIT
		dt	b'00000000'	;

		dt	b'01010000'	;チェックデータ 04
		dt	b'11010010'	;
		dt	b'00000010'	;

		dt	d'4'		;拡張チェックデータ個数

		dt	b'10000000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;bit7=0:   PULL-DOWN 指定

		dt	b'10100000'	;拡張チェックデータ 02
		dt	b'01101101'	;
		dt	b'10000001'	;bit7=1:   PULL-UP 指定

		dt	b'11010000'	;拡張チェックデータ 03
		dt	b'10010010'	;
		dt	b'00000010'	;bit7=0:   PULL-DOWN 指定

		dt	b'11110000'	;拡張チェックデータ 04
		dt	b'11111111'	;
		dt	b'10000011'	;bit7=1:   PULL-UP 指定

ic4503	;(+ ext)	; Hex Non-Inverting 3-state Buffer
			; (2010/10/21 data 確認) (2010/10/30 45 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10101101'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'2'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 02
		dt	b'11111111'	;
		dt	b'00000001'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'10110000'	;拡張チェックデータ 01
		dt	b'01010010'	;
		dt	b'00000011'	;bit7=0:   PULL-DOWN 指定

		dt	b'01010000'	;拡張チェックデータ 02
		dt	b'10101101'	;
		dt	b'10000010'	;bit7=1:   PULL-UP 指定

ic4511			; BCD-to-7 Segment Latch/Decoder/Driver
			; (2010/10/21 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'16'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	8 (Lamp test)
		dt	b'11111000'	;
		dt	b'00000011'	;

		dt	b'01000000'	;チェックデータ 02	(Blank)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 03	0
		dt	b'11111000'	;
		dt	b'00000010'	;

		dt	b'11000000'	;チェックデータ 04	1
		dt	b'01100100'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 05	2
		dt	b'11011000'	;
		dt	b'00000001'	;

		dt	b'11010000'	;チェックデータ 06	3
		dt	b'11110100'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 07	4
		dt	b'01100000'	;
		dt	b'00000011'	;

		dt	b'11100000'	;チェックデータ 08	5
		dt	b'10110100'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 09	6
		dt	b'00111000'	;
		dt	b'00000011'	;

		dt	b'11110000'	;チェックデータ 10	7
		dt	b'11100100'	;
		dt	b'00000000'	;

		dt	b'11000000'	;チェックデータ 11	8
		dt	b'11111010'	;
		dt	b'00000011'	;

		dt	b'11000000'	;チェックデータ 12	9
		dt	b'11100110'	;
		dt	b'00000011'	;

		dt	b'11000000'	;チェックデータ 13	0
		dt	b'11100001'	;			LE=1
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 14	10 (Blank)
		dt	b'00000010'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 15	11 (Blank)
		dt	b'00000110'	;
		dt	b'00000000'	;

		dt	b'11100000'	;チェックデータ 16	12 (Blank)
		dt	b'00000010'	;
		dt	b'00000000'	;

ic4512	;(+ ext)	; 8-Channel Data Selector
			; (2010/10/21 data 確認) (2010/10/30 40 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'00000000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000001'	;RD --,--,--,--,--,--,15,14
		dt	d'17'		;チェックデータ個数

		dt	b'00010000'	;チェックデータ 01	X0
		dt	b'00000000'	;
		dt	b'00000001'	;

		dt	b'11100000'	;チェックデータ 02	X0
		dt	b'00001111'	;
		dt	b'00000000'	;

		dt	b'00100000'	;チェックデータ 03	X1
		dt	b'00100000'	;
		dt	b'00000001'	;

		dt	b'11010000'	;チェックデータ 04	X1
		dt	b'00101111'	;
		dt	b'00000000'	;

		dt	b'01000000'	;チェックデータ 05	X2
		dt	b'01000000'	;
		dt	b'00000001'	;

		dt	b'10110000'	;チェックデータ 06	X2
		dt	b'01001111'	;
		dt	b'00000000'	;

		dt	b'10000000'	;チェックデータ 07	X3
		dt	b'01100000'	;
		dt	b'00000001'	;

		dt	b'01110000'	;チェックデータ 08	X3
		dt	b'01101111'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 09	X4
		dt	b'10000001'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 10	X4
		dt	b'10001110'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 11	X5
		dt	b'10100010'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 12	X5
		dt	b'10101101'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 13	X6
		dt	b'11000100'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 14	X6
		dt	b'11001011'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 15	X7
		dt	b'11101000'	;
		dt	b'00000001'	;

		dt	b'11110000'	;チェックデータ 16	X7
		dt	b'11100111'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 17
		dt	b'11111000'	;			INHIBIT
		dt	b'00000000'	;

		dt	d'2'		;拡張チェックデータ個数

		dt	b'00010000'	;拡張チェックデータ 01
		dt	b'00000000'	;
		dt	b'00000010'	;bit7=0:   PULL-DOWN 指定

		dt	b'00000000'	;拡張チェックデータ 02
		dt	b'00010000'	;
		dt	b'10000011'	;bit7=1:   PULL-UP 指定

ic4514			; 4-to-16 Line Decoder/Latch
			; (2010/10/21 data 確認) (2010/10/30 HC check 確認)

		dt	pin24		;ＩＣピン数(Vcc Pin)
		dt	b'11111000'	;RB  8, 7, 6, 5, 4, 3, 2, 1
		dt	b'11111111'	;RC 17,16,15,14,13,11,10, 9
		dt	b'00000111'	;RD --,--,23,22,21,20,19,18
		dt	d'18'		;チェックデータ個数

		dt	b'00000001'	;チェックデータ 01	S0
		dt	b'00000100'	;
		dt	b'00000000'	;

		dt	b'00000011'	;チェックデータ 02	S1
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'00000101'	;チェックデータ 03	S2
		dt	b'00000010'	;
		dt	b'00000000'	;

		dt	b'10000111'	;チェックデータ 04	S3
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'01000001'	;チェックデータ 05	S4
		dt	b'00000000'	;
		dt	b'00001000'	;

		dt	b'00100011'	;チェックデータ 06	S5
		dt	b'00000000'	;
		dt	b'00001000'	;

		dt	b'00010101'	;チェックデータ 07	S6
		dt	b'00000000'	;
		dt	b'00001000'	;

		dt	b'00001111'	;チェックデータ 08	S7
		dt	b'00000000'	;
		dt	b'00001000'	;

		dt	b'00000001'	;チェックデータ 09	S8
		dt	b'00000000'	;
		dt	b'00010001'	;

		dt	b'00000011'	;チェックデータ 10	S9
		dt	b'10000000'	;
		dt	b'00010000'	;

		dt	b'00000101'	;チェックデータ 11	S10
		dt	b'00000000'	;
		dt	b'00010100'	;

		dt	b'00000111'	;チェックデータ 12	S11
		dt	b'00000000'	;
		dt	b'00010010'	;

		dt	b'00000001'	;チェックデータ 13	S12
		dt	b'00010000'	;
		dt	b'00011000'	;

		dt	b'00000011'	;チェックデータ 14	S13
		dt	b'00001000'	;
		dt	b'00011000'	;

		dt	b'00000101'	;チェックデータ 15	S14
		dt	b'01000000'	;
		dt	b'00011000'	;

		dt	b'00000000'	;チェックデータ 16	S14
		dt	b'01000000'	;			STROBE=0
		dt	b'00000000'	;

		dt	b'00000111'	;チェックデータ 17	S15
		dt	b'00100000'	;
		dt	b'00011000'	;

		dt	b'00000001'	;チェックデータ 18
		dt	b'00000000'	;
		dt	b'00100000'	;

ic4518			; Dual BCD Up Counter
			; (2010/10/21 data 確認) (2010/10/29 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11100011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000001'	;RD CK,--,--,--,--,--,15,14
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'22'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Reset)	0 Q0-3=0
		dt	b'00000100'	;
		dt	b'00000010'	;

		dt	b'01100000'	;チェックデータ 02	1	1 Q0=1
		dt	b'00110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 03	2	2 Q1=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 04	3	3 Q0,1=1
		dt	b'01110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 05	4	4 Q2=1
		dt	b'10010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 06	5	5 Q0,2=1
		dt	b'10110001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 07	6	6 Q1,2=1
		dt	b'11010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 08	7	7 Q0,1,2=1
		dt	b'11110001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 09	8	8 Q3=1
		dt	b'00010010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 10	9	9 Q0,3=1
		dt	b'00110010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 11	10	0 Q0-3=0
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'01000000'	;RD --,SP,--,--,--,--,15,14
					;bit6=1: 特殊処理指定
		dt	b'00000010'	;bit1=1: クロック入力ピンの変更指定

		dt	b'01100000'	;チェックデータ 13	11	1 Q0=1
		dt	b'00110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 14	12	2 Q1=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'11100000'	;チェックデータ 15	13	3 Q0,1=1
		dt	b'01110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 16	14	4 Q2=1
		dt	b'10010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'01100000'	;チェックデータ 17	15	5 Q0,2=1
		dt	b'10110001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 18	16	6 Q1,2=1
		dt	b'11010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'11100000'	;チェックデータ 19	17	7 Q0,1,2=1
		dt	b'11110001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 20	18	8 Q3=1
		dt	b'00010010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'01000000'	;チェックデータ 21	19	9 Q0,3=1
		dt	b'00100010'	;
		dt	b'00000001'	;Enable Pin=1->0: negative edge	

		dt	b'00000000'	;チェックデータ 22	(Reset)	0 Q0-3=0
		dt	b'00000100'	;
		dt	b'00000010'	;

ic4519			; 4-Bit AND/OR Selector or Quadruple 2-Channel Data Selector
			; or Quadruple Exclusive-NOR Gate
			; (2010/10/21 data 確認) (2010/10/30 45 check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11110000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'00110000'	;チェックデータ 01	A=0,B=0
		dt	b'00000001'	;
		dt	b'00000010'	;

		dt	b'00110000'	;チェックデータ 02	A=0,B=1
		dt	b'10100011'	;
		dt	b'00000001'	;

		dt	b'00110000'	;チェックデータ 03	A=1,B=0
		dt	b'01011011'	;
		dt	b'00000000'	;

		dt	b'00110000'	;チェックデータ 04	A=1,B=1
		dt	b'10011001'	;
		dt	b'00000011'	;

ic4520			; Dual Binary Up Counter
			; (2010/10/21 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'11000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11100011'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000001'	;RD CK,--,--,--,--,--,15,14
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00001000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'22'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Reset)	 0 Q0-3=0
		dt	b'00000100'	;
		dt	b'00000010'	;

		dt	b'01100000'	;チェックデータ 02	1	 1 Q0=1
		dt	b'00110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 03	2	 2 Q1=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 04	3	 3 Q0,1=1
		dt	b'01110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 05	4	 4 Q2=1
		dt	b'10010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 06	5	 5 Q0,2=1
		dt	b'10110001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 07	6	 6 Q1,2=1
		dt	b'11010001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'11100000'	;チェックデータ 08	7	 7 Q0,1,2=1
		dt	b'11110001'	;
		dt	b'10000000'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;チェックデータ 09	8	 8 Q3=1
		dt	b'00010010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'01100000'	;チェックデータ 10	9	 9 Q0,3=1
		dt	b'00110010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'10100000'	;チェックデータ 11	10	10 Q1,3=1
		dt	b'01010010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Clock Pin=0: positive edge 指定

		dt	b'00100000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00010000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'01000000'	;RD --,SP,--,--,--,--,15,14
					;bit6=1: 特殊処理指定
		dt	b'00000010'	;bit1=1: クロック入力ピンの変更指定

		dt	b'11100000'	;チェックデータ 13	11	11 Q0,1,3=1
		dt	b'01110010'	;
		dt	b'10000001'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 14	12	12 Q2,3=1
		dt	b'10010011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'01100000'	;チェックデータ 15	13	13 Q0,2,3=1
		dt	b'10110011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 16	14	14 Q1,2,3=1
		dt	b'11010011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'11100000'	;チェックデータ 17	15	15 Q0,1,2,3=1
		dt	b'11110011'	;
		dt	b'10000001'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'00100000'	;チェックデータ 18	16	 0 Q0,1,2,3=0
		dt	b'00010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'01100000'	;チェックデータ 19	17	 1 Q0=1
		dt	b'00110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'10100000'	;チェックデータ 20	18	 2 Q1=1
		dt	b'01010000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'11100000'	;チェックデータ 21	19	 3 Q0,1=1
		dt	b'01110000'	;
		dt	b'10000000'	;bit7=1: CK 指定, Enable Pin=1: negative edge 指定

		dt	b'00000000'	;チェックデータ 22	(Reset)	 0 Q0-3=0
		dt	b'00000100'	;
		dt	b'00000010'	;

ic4521	;(+ rep)	; 24-Stage Frequency Divider

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00010000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11110000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'10000011'	;RD CK,--,--,--,--,--,15,14
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;Clock Pin
		dt	b'00000010'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'12'		;チェックデータ個数

		dt	b'00100000'	;チェックデータ 01	(Reset)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'00000000'	;チェックデータ 02	Q18=1	   262,144
		dt	b'00010010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'01000000'	;bit6=1: クロック数(2)の指定
		dt	h'00',h'08'

		dt	b'00000000'	;チェックデータ 03	Q19=1	   524,288
		dt	b'00100010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'01000000'	;bit6=1: クロック数(2)の指定
		dt	h'00',h'08'

		dt	b'00000000'	;チェックデータ 04	Q20=1	 1,048,576
		dt	b'01000010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'01000000'	;bit6=1: クロック数(2)の指定
		dt	h'00',h'10'

		dt	b'00000000'	;チェックデータ 05	Q21=1	 2,097,152
		dt	b'10000010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'10000000'	;bit6=1: クロック数(2)の指定
		dt	h'00',h'20'

		dt	b'00000000'	;チェックデータ 06	Q22=1	 4,194,304
		dt	b'00000010'	;
		dt	b'11000001'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'10000000'	;bit6=1: クロック数(2)の指定
		dt	h'00',h'40'

		dt	b'00000000'	;チェックデータ 07	Q23=1	 8,38,8608
		dt	b'00000010'	;
		dt	b'11000010'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'10000000'	;bit6=1: クロック数(2)の指定
		dt	h'00',h'80'

		dt	b'00010000'	;チェックデータ 08	Q24=1	16,777,216
		dt	b'00000010'	;
		dt	b'11000000'	;bit7=1: CK 指定, Clock Pin=1: negative edge 指定
					;bit6=1: 特殊処理指定
		dt	b'10000000'	;bit6=1: クロック数(2)の指定
		dt	h'01',h'00'

ic4543			; BCD-to-7 Segment Latch/Decoder/Driver
			; (2010/10/23 data 確認) (2010/10/30 HC check 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'00000000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'11111000'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000011'	;RD --,--,--,--,--,--,15,14
		dt	d'17'		;チェックデータ個数

		dt	b'00000000'	;チェックデータ 01	(Blank)
		dt	b'00000100'	;
		dt	b'00000000'	;

		dt	b'00010000'	;チェックデータ 02	0
		dt	b'11111000'	;
		dt	b'00000010'	;

		dt	b'00010000'	;チェックデータ 03	1
		dt	b'00110001'	;
		dt	b'00000000'	;

		dt	b'01010000'	;チェックデータ 04	2
		dt	b'11011000'	;
		dt	b'00000001'	;

		dt	b'01010000'	;チェックデータ 05	3
		dt	b'01111001'	;
		dt	b'00000001'	;

		dt	b'00110000'	;チェックデータ 06	4
		dt	b'00110000'	;
		dt	b'00000011'	;

		dt	b'00110000'	;チェックデータ 07	5
		dt	b'01101001'	;
		dt	b'00000011'	;

		dt	b'01110000'	;チェックデータ 08	6
		dt	b'11101000'	;
		dt	b'00000011'	;

		dt	b'01110000'	;チェックデータ 09	7
		dt	b'00111001'	;
		dt	b'00000000'	;

		dt	b'10010000'	;チェックデータ 10	8
		dt	b'11111000'	;
		dt	b'00000011'	;

		dt	b'10010000'	;チェックデータ 11	9
		dt	b'01111001'	;
		dt	b'00000011'	;

		dt	b'11010000'	;チェックデータ 12	(Blank)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11010000'	;チェックデータ 13	(Blank)
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'10110000'	;チェックデータ 14	(Blank)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'10110000'	;チェックデータ 15	(Blank)
		dt	b'00000001'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 16	(Blank)
		dt	b'00000000'	;
		dt	b'00000000'	;

		dt	b'11110000'	;チェックデータ 17	(Blank)
		dt	b'00000001'	;
		dt	b'00000000'	;

ic4572			; Hex Gate
			; (2010/10/23 data 確認)

		dt	pin16		;ＩＣピン数(Vcc Pin)
		dt	b'01010000'	;RB  4, 3, 2, 1,--,--,--,--  ;入出力割当
		dt	b'10101001'	;RC 13,12,11,10, 9, 7, 6, 5
		dt	b'00000000'	;RD --,--,--,--,--,--,15,14
		dt	d'4'		;チェックデータ個数

		dt	b'01010000'	;チェックデータ 01
		dt	b'10101001'	;
		dt	b'00000000'	;

		dt	b'10100000'	;チェックデータ 02
		dt	b'01010110'	;
		dt	b'00000011'	;

		dt	b'01010000'	;チェックデータ 03
		dt	b'10101010'	;
		dt	b'00000001'	;

		dt	b'10101000'	;チェックデータ 04
		dt	b'11010100'	;
		dt	b'00000010'	;

;=============================================================== end ======